Nothing Special   »   [go: up one dir, main page]

CN103367425A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103367425A
CN103367425A CN2013101003712A CN201310100371A CN103367425A CN 103367425 A CN103367425 A CN 103367425A CN 2013101003712 A CN2013101003712 A CN 2013101003712A CN 201310100371 A CN201310100371 A CN 201310100371A CN 103367425 A CN103367425 A CN 103367425A
Authority
CN
China
Prior art keywords
layer
compound semiconductor
semiconductor device
hole
electron supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101003712A
Other languages
English (en)
Inventor
今西健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103367425A publication Critical patent/CN103367425A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及化合物半导体器件及其制造方法。在化合物半导体器件的实施方案中，所述化合物半导体器件包括：衬底；形成在衬底之上的电子传输层和电子供给层；形成在电子供给层之上的栅电极、源电极和漏电极；形成在电子供给层和栅电极之间的p型半导体层；以及形成在电子供给层和p型半导体层之间的空穴消除层，空穴消除层包含施主或复合中心并且消除空穴。

Description

化合物半导体器件及其制造方法
技术领域
本文中讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
近年来，在衬底之上依次形成有GaN层和AlGaN层(其中GaN层用作电子传输层)的电子器件(化合物半导体器件)已经得到强劲发展。已知的化合物半导体器件之一为GaN基高电子迁移率晶体管(HEMT)。GaN基HEMT合理地使用在AlGaN和GaN之间的异质结界面处生成的高密度二维电子气(2DEG)。
GaN的带隙为3.4eV，其大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)。换言之，GaN具有高的击穿场强。GaN还具有高的饱和电子速率。因此，GaN对于在高压下可操作并能够产生大的输出的化合物半导体器件而言是非常有前景的材料。因此，GaN基HEMT有望作为高效开关器件，以及作为用于电动车辆的高击穿电压功率器件等。
使用高密度二维电子气的GaN基HEMT中的多数GaN基HEMT执行常通操作。简言之，甚至在栅极电压关断的情况下，电流也可以流动。其原因在于沟道中存在大量电子。另一方面，考虑到故障安全，对于用于高击穿电压功率器件的GaN基HEMT而言常断操作是重要的。
因此，针对于实现能够进行常断操作的GaN基HEMT已经研究了各种技术。例如，存在如下结构：在该结构中，在栅电极与活化区域之间形成包含p型杂质(如Mg)的p型GaN层。
然而，在设置有p型半导体层的现有GaN基HEMT中可能会有漏电流流动。
[专利文献1]日本公开特许公报No.2004-273486
[非专利文献1]松下技术期刊(Panasonic Technical Journal)第55卷，第2期(2009)
发明内容
本发明的一个目的在于提供一种能够实现常断操作同时能够抑制漏电流的化合物半导体器件，以及制造该化合物半导体器件的方法。
根据实施方案的一个方面，化合物半导体器件包括：衬底；形成在衬底之上的电子传输层和电子供给层；形成在电子供给层之上的栅电极、源电极和漏电极；形成在电子供给层和栅电极之间的p型半导体层；以及形成在电子供给层和p型半导体层之间的空穴消除层，空穴消除层包含施主或复合中心并且消除空穴。
根据实施方案的另一方面，制造化合物半导体器件的方法包括：在衬底之上形成电子传输层和电子供给层；在电子供给层之上形成栅电极、源电极和漏电极；在形成栅电极之前，形成位于电子供给层和栅电极之间的p型半导体层；以及在形成p型半导体层之前，形成位于电子供给层和p型半导体层之间的空穴消除层，空穴消除层包含施主或复合中心并且消除空穴。
附图说明
图1A是示出根据第一实施方案的化合物半导体器件的结构的横截面图；
图1B是示出根据第一实施方案的化合物半导体器件的能带结构的图；
图2A是示出参考例的结构的横截面图；
图2B是示出参考例的能带结构的图；
图3A是示出根据第一实施方案的化合物半导体器件的栅极电压与漏极电流之间的关系的图；
图3B是示出参考例的栅极电压与漏极电流之间的关系的图；
图4A是示出根据第一实施方案的化合物半导体器件的漏极电压与漏电流之间的关系的图；
图4B是示出参考例的漏极电压与漏电流之间的关系的图；
图5A至图5H是依次示出制造根据第一实施方案的化合物半导体器件的方法的横截面图；
图6A是示出根据第二实施方案的化合物半导体器件的结构的横截面图；
图6B是示出根据第二实施方案的化合物半导体器件的能带结构的图；
图7A是示出根据第三实施方案的化合物半导体器件的结构的横截面图；
图7B是示出根据第四实施方案的化合物半导体器件的结构的横截面图；
图8A至图8F是依次示出制造根据第四实施方案的化合物半导体器件的方法的横截面图；
图9A是示出根据第五实施方案的化合物半导体器件的结构的横截面图；
图9B是示出根据第六实施方案的化合物半导体器件的结构的横截面图；
图10是示出根据第七实施方案的分立封装件的图；
图11是示出根据第八实施方案的功率因子校正(PFC)电路的布线图；
图12是示出根据第九实施方案的电源装置的布线图；以及
图13是示出根据第十实施方案的高频放大器的布线图。
具体实施方式
本发明人广泛地研究了在现有技术中为何在设置p型半导体层时可能会有漏电流流动的原因。然后发现：当向漏极施加高电压时，在p型半导体层的下表面附近生成空穴，并且空穴在2DEG已被p型半导体层消除的沟道区域中感生电子。由于感生的电子，所以漏电流流动。此外，这使得击穿电压特性劣化。然后本发明人获得如下构思：设置可以消除或减少在p型半导体层的下表面附近的空穴的空穴消除层。
下面将参照附图详细地描述实施方案。
(第一实施方案)
将描述第一实施方案。图1A是示出根据第一实施方案的GaN基HEMT(化合物半导体器件)的结构的横截面图，图1B是示出根据第一实施方案的GaN基HEMT的能带结构的图。
在第一实施方案中，在衬底11(如Si衬底)之上形成化合物半导体堆叠结构18，如图1A所示。化合物半导体堆叠结构18包括缓冲层12、电子传输层13、间隔层14、电子供给层15、含施主层16以及盖层17。缓冲层12可以是例如约10nm至2000nm厚的AlN层和/或AlGaN层。电子传输层13可以是例如约1000nm至3000nm厚的非有意掺杂有杂质的i-GaN层。间隔层14可以是例如约5nm厚的非有意掺杂有杂质的i-Al0.25Ga0.75N层。电子供给层15可以是例如约30nm厚的n型n-Al0.25Ga0.75N层。电子供给层15可以掺杂有例如约5×1018cm-3的作为n型杂质的Si。
在电子供给层15、间隔层14、电子传输层13和缓冲层12中形成限定元件区域的元件隔离区域19。在元件区域中的电子供给层15之上形成源电极20s和漏电极20d。在电子供给层15的在平面视图中位于源电极20s和漏电极20d之间的一部分之上形成含施主层16和盖层17。盖层17可以是例如约30nm厚的p型p-GaN层。盖层17可以掺杂有例如约5×1019cm-3的作为p型杂质的Mg。盖层17可以是p型半导体层的一个实例。含施主层16位于盖层17和电子供给层15之间，并且可以是例如约30nm厚的包含施主以及p型杂质的p型p-GaN层。含施主层16可以掺杂有例如约5×1019cm-3的作为p型杂质的Mg(类似于盖层17)，并且还掺杂有约1×1017cm-3的作为施主的Si。含施主层16可以是空穴消除层的一个实例。
在电子供给层15之上形成绝缘膜21，以覆盖源电极20s和漏电极20d。在绝缘膜21中形成开口22以露出盖层17，并且在开口22中形成栅电极20g。在绝缘膜21之上形成绝缘膜23以覆盖栅电极20g。虽然没有具体地限制用于绝缘膜21和绝缘膜23的材料，但是可以使用例如氮化硅膜。绝缘膜21和绝缘膜23是终端化膜(termination film)的一个实例。
图1B是示出在如此构造的GaN基HEMT的栅电极20g下方的能带结构的图。图2B是示出图2A中示出的未设置含施主层16的参考例的能带结构的图。如图2B所示，在未设置含施主层16的参考例中，盖层17中的受主以一定的速率(活化效率)发射空穴。所发射的空穴在价带中生成。另一方面，如图1B所示，在第一实施方案中，从含施主层16和盖层17中的受主发射空穴，但这些空穴与从含施主层16中的施主发射的电子复合并且消失。因此，可以在价带中生成的空穴极度减少，并且在一些情况下根本不生成空穴。因而，彻底地抑制了在沟道区域中由于空穴的生成而感生电子，并且还可以彻底地抑制漏电流。此外，其提高了击穿电压特性。
图3A和图3B是各自示出在不同漏极电压下栅极电压与漏极电流之间的关系的图。图3A示出第一实施方案的关系，以及图3B示出图2A中示出的参考例的关系。从图3A和图3B的之间的比较明显的是：在参考例中比在第一实施方案中流动更大的漏极电流，甚至在栅极电压为0V的情况下也是如此。此外，在参考例的低栅极电压范围处观察到漏极电流的突然增加，其被称为“驼峰”(hump)。当漏极电压Vd为高时，驼峰是显著的。另一方面，在第一实施方案的甚至高漏极电压Vd的范围内也未观察到驼峰。在参考例中在1V的栅极电压下的漏极电流大幅变化，然而其在第一实施方案中基本上恒定。因此，在第一实施方案中当将阈值设置为1V的栅极电压时，可以正确地彼此区分导通/关断；但是，在参考例中当将阈值设置为1V的栅极电压时，难以正确地彼此区分导通/关断，并且其可以引起故障。
图4A和图4B是各自示出在0V的栅极电压下漏极电压与漏电流之间的关系的图。图4A示出第一实施方案的关系，以及图4B示出图2A中示出的参考例的关系。如图4B所示，在参考例中甚至在相当低的漏极电压下也会有大的漏电流流动，然而如图4A所示，在第一实施方案中漏电流随着漏极电压的增加而逐渐增加。附带地，图4A和图4B各自的曲线图示出在一个衬底(晶片)中制造的GaN基HEMT的多个结果。
接下来，将说明制造根据第一实施方案的GaN基HEMT(化合物半导体器件)的方法。图5A至图5H是依次示出制造根据第一实施方案的GaN基HEMT(化合物半导体器件)的方法的横截面图。
首先，如图5A所示，通过晶体生长工艺(例如，金属有机气相外延(MOVPE)和分子束外延(MBE))，可以在衬底11之上形成缓冲层12、电子传输层13、间隔层14、电子供给层15、含施主层16以及盖层17。在通过MOVPE形成AlN层、AlGaN层和GaN层的过程中，可以使用作为Al源的三甲基铝(TMA)气体、作为镓源的三甲基镓(TMG)气体以及作为N源的氨(NH3)气体的混合气体。在所述过程中，取决于待生长的化合物半导体层的组成，适当地设置三甲基铝气体和三甲基镓气体的流量以及供应的开/闭。所有化合物半导体层共用的氨气的流量可以设置为约100sccm至100SLM。生长压力可以调节为例如约50托至300托，并且生长温度可以调节为例如约1000℃至1200℃。在生长n型化合物半导体层的过程中，例如，可以通过以预定的流量将包含Si的SiH4气体添加到混合气体来将Si掺杂到化合物半导体层中。Si的剂量可以调节为1×1018cm-3至1×1020cm-3，例如调节为5×1018cm-3或约5×1018cm-3。掺杂到含施主层16和盖层17中的Mg的剂量可以调节为约1×1019cm-3至1×1020cm-3，例如调节为5×1019cm-3或约5×1019cm-3。掺杂到含施主层16中的Si的剂量可以调节为约1×1016cm-3至1×1018cm-3，例如调节为1×1017cm-3或约1×1017cm-3。在形成盖层17之后，通过退火来活化作为p型杂质的Mg。从而构造出化合物半导体结构18。
然后，在化合物半导体堆叠结构18中形成限定元件区域的元件隔离区域19，如图5B所示。在形成元件隔离区域19的过程中，在盖层17之上形成例如抗蚀剂图案以选择性地露出待形成元件隔离区域19的区域，并且通过用作掩模的抗蚀剂图案来注入离子如Ar离子。或者，可以使用含氯气体、通过用作蚀刻掩模的抗蚀剂图案来执行干法蚀刻。
其后，对盖层17和含施主层16进行蚀刻，使得在待形成栅电极的区域中保留有盖层17和含施主层16，如图5C所示。在图案化盖层17和含施主层16的过程中，在盖层17之上形成例如抗蚀剂图案以覆盖待保留盖层17和含施主层16的区域，并且使用含氯气体、通过用作蚀刻掩模的抗蚀剂图案执行干法蚀刻。
随后，在电子供给层15之上形成源电极20s和漏电极20d，以使保留的盖层17和保留的含施主层16在元件区域中位于源电极20s和漏电极20d之间，如图5D所示。源电极20s和漏电极20d可以通过例如剥离工艺形成。更具体地，例如，形成抗蚀剂图案以露出待形成源电极20s和漏电极20d的区域，在使用抗蚀剂图案作为生长掩模的同时通过蒸镀工艺在整个表面之上形成金属膜，然后将抗蚀剂图案与沉积在抗蚀剂图案上的金属膜的部分一起移除。在形成金属膜的过程中，例如，可以形成约20nm厚的Ta膜，然后可以形成约200nm厚的Al膜。然后，例如在400℃至1000℃(例如，在550℃)下的氮气氛中对金属膜进行退火，从而确保欧姆特性。
然后，在整个表面之上形成绝缘膜21，如图5E所示。优选地，通过原子层沉积(ALD)、等离子体辅助的化学气相沉积(CVD)或溅射来形成绝缘膜21。
其后，如图5F所示，在绝缘膜21中形成开口22以在平面视图中在源电极20s和漏电极20d之间的位置处露出盖层17。
随后，在开口22中形成栅电极20g，如图5G所示。栅电极20g可以通过例如剥离工艺形成。更具体地，例如，形成抗蚀剂图案以露出待形成栅电极20g的区域，在使用抗蚀剂图案作为生长掩模的同时通过蒸镀工艺在整个表面之上形成金属膜，然后将抗蚀剂图案与沉积在抗蚀剂图案上的金属膜的部分一起移除。在形成金属膜的过程中，例如，可以形成约30nm厚的Ni膜，然后可以形成约400nm厚的Au膜。其后，如图5H所示，在绝缘膜21之上形成绝缘膜23以覆盖栅电极20g。
从而可以制造出根据第一实施方案的GaN基HEMT。
(第二实施方案)
接下来，将说明第二实施方案。图6A是示出根据第二实施方案的GaN基HEMT(化合物半导体器件)的结构的横截面图，以及图6B是示出根据第二实施方案的GaN基HEMT的能带结构的图。
在第二实施方案中，形成含复合中心层26来替代第一实施方案中的含施主层16。含复合中心层26位于盖层17和电子供给层15之间，并且可以是例如约30nm厚的包含复合中心以及p型杂质的p型p-GaN层。含复合中心层26可以掺杂有例如约5×1019cm-3的作为p型杂质的Mg(类似于盖层17)，并且还掺杂有约1×1018cm-3的作为复合中心的Fe。含复合中心层26可以是空穴消除层的一个实例。其他结构类似于第一实施方案。
图6B是示出在如此构造的GaN基HEMT的栅电极20g下方的能带结构的图。如图6B所示，在第二实施方案中，从含复合中心层26和盖层17中的受主发射空穴，但是由于通过含复合中心层26中的复合中心的捕获或复合，所述空穴消失。因此，可以在价带中生成的空穴极度减少，并且在一些情况下根本不生成空穴。因此，彻底地抑制了在沟道区域中由于空穴的生成而感生电子，并且还可以彻底地抑制漏电流。此外，其提高了击穿电压特性。
除了Fe之外，Cr、Co、Ni、Ti、V和Sc也是能够用作复合中心的元素的实例。含复合中心层26可以包含这些元素中的一种或更多种元素。
(第三实施方案)
接下来，将说明第三实施方案。图7A示出根据第三实施方案的化合物半导体器件的结构的横截面图。
与使栅电极20g与化合物半导体堆叠结构18肖特基接触的第一实施方案相比，第三实施方案采用在栅电极20g和盖层17之间的绝缘膜21，以使得绝缘膜21能够具有栅极绝缘膜的功能。简言之，在绝缘膜21中未形成开口22，并且采用金属绝缘体半导体(MIS)型结构。其他结构类似于第一实施方案。
同样地，类似于第一实施方案，如此构造的第三实施方案由于含施主层16的存在而成功地实现了抑制漏电流和提高击穿电压特性的效果。
没有具体地限制用于绝缘膜21的材料，其中优选的实例包括Si、Al、Hf、Zr、Ti、Ta和W的氧化物、氮化物或氧氮化物。氧化铝是特别优选的。绝缘膜21的厚度可以为2nm至200nm，例如为10nm或约10nm。
(第四实施方案)
接下来，将说明第四实施方案。图7B是示出根据第四实施方案的化合物半导体器件的结构的横截面图。
在第四实施方案中，如图7B所示，在电子供给层15之上形成空穴阻挡层31，并且在空穴阻挡层31之上形成含施主层16、盖层17和栅电极20g。在空穴阻挡层31之上还形成绝缘膜21和绝缘膜23。在空穴阻挡层31中形成用于源电极的凹部32s和用于漏电极的凹部32d。在电子供给层15之上通过凹部32s形成源电极20s，并且在电子供给层15之上通过凹部32d形成漏电极20d。空穴阻挡层31可以是约2nm厚的AlN层。可以略去凹部32s和凹部32d，并且空穴阻挡层31可以保留在电子供给层15与源电极20s和漏电极20d之间。当源电极20s和漏电极20d直接接触电子供给层15时，接触电阻更低并且性能更好。其他结构类似于第一实施方案。
因为在第四实施方案中设置有空穴阻挡层31，所以甚至当向栅电极20g施加导通电压时，空穴也不可能从p型盖层17扩散到包括2DEG的沟道中；然而第一实施方案中，在一些情况下当向栅电极20g施加导通电压时空穴可以扩散到沟道中。因此，在第四实施方案中，抑制了由于空穴的扩散引起的电流路径变化和导通电阻增加，并且还可以获得进一步更好的特性。例如，可以获得更稳定的漏极电流。
当空穴阻挡层31的氮化物半导体的晶格常数比电子供给层15的氮化物半导体的晶格常数小时，在电子传输层13附近的2DEG的密度更高并且导通电阻显著更低。
接下来，将说明制造根据第四实施方案的GaN基HEMT(化合物半导体器件)的方法。图8A至图8F是依次示出制造根据第四实施方案的GaN基HEMT(化合物半导体器件)的方法的横截面图。
首先，如图8A所示，通过晶体生长工艺如MOVPE和MBE，可以在衬底11之上形成缓冲层12、电子传输层13、间隔层14、电子供给层15、空穴阻挡层31、含施主层16以及盖层17。空穴阻挡层31可以与电子供给层15等连续地形成。在这种情况下，例如，中断供应用于形成电子供给层15的TMG气体和SiH4气体，然而继续供应TMA气体和NH3气体。形成盖层17之后，执行退火以活化作为p型杂质的Mg。空穴阻挡层31也可以包括在化合物半导体堆叠结构18中。然后，如图8B所示，类似于第一实施方案，在化合物半导体堆叠结构18中形成限定元件区域的元件隔离区域19。其后，如图8C所示，类似于第一实施方案，将盖层17和含施主层16图案化，使得在待形成栅电极的区域中保留盖层17和含施主层16。
随后，如图8D所示，在元件区域中的空穴阻挡层31中形成凹部32s和凹部32d。在形成凹部32s和凹部32d的过程中，在化合物半导体堆叠结构18之上形成例如抗蚀剂图案以露出待形成凹部32s和凹部32d的区域，并且使用含氯气体、通过用作蚀刻掩模的抗蚀剂图案来执行干法蚀刻。随后，在凹部32s中形成源电极20s，并且在凹部32d中形成漏电极20d。然后，例如在400℃至1000℃(例如，在550℃)下的氮气氛中执行退火，从而确保欧姆特性。其后，如图8E所示，在整个表面之上形成绝缘膜21，并在绝缘膜21中形成开口22以在平面视图中在源电极20s和漏电极20d之间的位置处露出盖层17。随后，如图8F所示，类似于第一实施方案，在开口22中形成栅电极20g，并且在绝缘膜21之上形成绝缘膜23以覆盖栅电极20g。
从而可以制造出根据第四实施方案的GaN基HEMT。
注意，与在盖层17和含施主层16的GaN与空穴阻挡层31的AlGaN之间的干法蚀刻相关的蚀刻选择性大。因此，就对盖层17和含施主层16进行蚀刻而言，一旦空穴阻挡层31的表面出现，则蚀刻突然变得难以进行。换言之，利用空穴阻挡层31用作蚀刻阻挡物的干法蚀刻是可能的。因而，可以容易地控制干法蚀刻。
此外，虽然在第一实施方案中一些Mg可以在执行退火以活化作为p型杂质的Mg的期间扩散到沟道中，但是在第四实施方案中可以抑制所述扩散。
注意，如果空穴阻挡层31的带隙比电子供给层15的带隙大，则空穴阻挡层31并非具体地限于AlN层，并且例如Al成分比电子供给层15的Al成分高的AlGaN层可以用于空穴阻挡层31。或者，例如InAlN层可以用于空穴阻挡层31。当AlGaN层用于空穴阻挡层31时，空穴阻挡层31的组成可以由AlyGa1-yN(x＜y≤1)表示，同时电子供给层15的组成由AlxGa1-xN(0＜x＜1)表示。当InAlN层用于空穴阻挡层31时，空穴阻挡层31的组成可以由InzAl1-zN(0≤z≤1)表示，同时电子供给层15的组成由AlxGa1-xN(0＜x＜1)表示。如果空穴阻挡层31是AlN层，则空穴阻挡层31的厚度优选地大于等于1nm且小于等于3nm(例如，2nm)；并且如果空穴阻挡层31是AlGaN层或InAlN层，则空穴阻挡层31的厚度优选地大于等于3nm且小于等于8nm(例如，5nm)。当空穴阻挡层31比上述优选范围的下限更薄时，空穴阻挡性能可能低。当空穴阻挡层31比上述优选范围的上限更厚时，常断操作可能相对困难。此外，如上所述，当空穴阻挡层31的氮化物半导体的晶格常数比电子供给层15的氮化物半导体的晶格常数小时，在电子传输层13附近的2DEG的密度可以更高并且导通电阻可以更低。
(第五实施方案)
接下来，将说明第五实施方案。图9A是示出根据第五实施方案的化合物半导体器件的结构的横截面图。
与使栅电极20g与化合物半导体堆叠结构18为肖特基接触的第二实施方案相比，第五实施方案采用位于栅电极20g和盖层17之间的绝缘膜21，以使得绝缘膜21能够具有栅极绝缘膜的作用(类似于第三实施方案)。简言之，在绝缘膜21中未形成开口22，并且采用MIS型结构。其他结构类似于第二实施方案。
同样地，类似于第二实施方案，如此构造的第五实施方案由于含复合中心层26的存在而成功地实现了抑制漏电流和提高击穿电压特性的效果。
(第六实施方案)
接下来，将说明第六实施方案。图9B是示出根据第六实施方案的化合物半导体器件的结构的横截面图。
在第六实施方案中，如图9B所示，在电子供给层15之上形成空穴阻挡层31，并且在空穴阻挡层31之上形成含复合中心层26、盖层17和栅电极20g。在空穴阻挡层31之上还形成绝缘膜21和绝缘膜23。在空穴阻挡层31中形成用于源电极的凹部32s和用于漏电极的凹部32d，在电子供给层15之上通过凹部32s形成源电极20s，并且在电子供给层15之上通过凹部32d形成漏电极20d。空穴阻挡层31可以是约2nm厚的AlN层。可以略去凹部32s和凹部32d，并且空穴阻挡层31可以保留在电子供给层15与源电极20s和漏电极20d之间。当源电极20s和漏电极20d直接接触电子供给层15时，接触电阻更低并且性能更好。其他结构类似于第二实施方案。
同样地，类似于第二实施方案，如此构造的第六实施方案由于含复合中心层26的存在而成功地实现了抑制漏电流和提高击穿电压特性的效果。此外，类似于第四实施方案，由于抑制空穴的扩散，第六实施方案可以获得进一步更好的特性。就第六实施方案的制造方法而言，类似于第四实施方案，可以获得例如容易控制蚀刻的效果。
(第七实施方案)
第七实施方案涉及包括GaN基HEMT的化合物半导体器件的分立封装件。图10是示出根据第七实施方案的分立封装件的图。
在第七实施方案中，如图10所示，使用管芯粘合剂234如钎料，将根据第一至第六实施方案中任一种实施方案的化合物半导体器件的HEMT芯片210的背表面固定在焊盘(管芯焊垫)233上。导线235d(如Al导线)的一端接合至与漏电极20d相连接的漏极焊垫226d，并且导线235d的另一端接合至与焊盘233为一体的漏极引线232d。导线235s(如Al导线)的一端接合至与源电极20s相连接的源极焊垫226s，并且导线235s的另一端接合至与焊盘233分开的源极引线232s。导线235g(如Al导线)的一端接合至与栅电极20g相连接的栅极焊垫226g，并且导线235g的另一端接合至与焊盘233分开的栅极引线232g。使用成型树脂231来封装焊盘233、HEMT芯片210等，以使栅极引线232g的一部分、漏极引线232d的一部分以及源极引线232s的一部分向外突出。
可以通过例如以下步骤来制造分立封装件。首先，使用管芯粘合剂234(如钎料)将HEMT芯片210接合至引线框的焊盘233。接下来，使用导线235g、导线235d和导线235s，通过导线接合分别将栅极焊垫226g连接至引线框的栅极引线232g，将漏极焊垫226d连接至引线框的漏极引线232d，以及将源极焊垫226s连接至引线框的源极引线232s。通过传递模制工艺实施使用成型树脂231的模制。然后切除引线框。
(第八实施方案)
接下来，将说明第八实施方案。第八实施方案涉及配备有包括GaN基HEMT的化合物半导体器件的功率因子校正(PFC)电路。图11是示出根据第八实施方案的PFC电路的布线图。
PFC电路250具有开关元件(晶体管)251、二极管252、扼流圈253、电容器254和电容器255、二极管电桥256以及交流电源(AC)257。开关元件251的漏电极、二极管252的阳极端子以及扼流圈253的一个端子彼此连接。开关元件251的源电极、电容器254的一个端子以及电容器255的一个端子彼此连接。电容器254的另一端子与扼流圈253的另一端子彼此连接。电容器255的另一端子与二极管252的阴极端子彼此连接。栅极驱动器连接至开关元件251的栅电极。AC 257经由二极管电桥256连接在电容器254的两个端子之间。直流电源(DC)连接在电容器255的两个端子之间。在本实施方案中，使用根据第一至第六实施方案中任一种实施方案的化合物半导体器件作为开关元件251。
例如在制造PFC电路250的过程中，使用例如钎料将开关元件251连接至二极管252、扼流圈253等。
(第九实施方案)
接下来，将说明第九实施方案。第九实施方案涉及配备有包括GaN基HEMT的化合物半导体器件的电源装置。图12是示出根据第九实施方案的电源装置的布线图。
电源装置包括：高压一次侧电路261；低压二次侧电路262；以及布置在一次侧电路261和二次侧电路262之间的变压器263。
一次侧电路261包括：根据第八实施方案的PFC电路250；以及逆变电路，该逆变电路可以是例如连接在PFC电路250的电容器255的两个端子之间的全桥逆变电路260。全桥逆变电路260包括多个(在本实施方案中为四个)开关元件264a、264b、264c和264d。
二次侧电路262包括多个(在本实施方案中为三个)开关元件265a、265b和265c。
在本实施方案中，使用根据第一至第六实施方案中任一种实施方案的化合物半导体器件来用于PFC电路250的开关元件251，并用于全桥逆变电路260的开关元件264a、264b、264c和264d。PFC电路250和全桥逆变电路260是一次侧电路261的部件。另一方面，硅基常见场效应晶体管(MIS-FET)用于二次侧电路262的开关元件265a、265b和265c。
(第十实施方案)
接下来，将说明第十实施方案。第十实施方案涉及配备有包括GaN基HEMT的化合物半导体器件的高频放大器。图13是示出根据第十实施方案的高频放大器的布线图。
高频放大器包括数字预失真电路271、混频器272a和混频器272b以及功率放大器273。
数字预失真电路271补偿输入信号的非线性失真。混频器272a将非线性失真已经被补偿的输入信号与AC信号混合。功率放大器273包括根据第一至第六实施方案中任一种实施方案的化合物半导体器件，并且放大与AC信号混合的输入信号。在示出的实施方案的实例中，输出侧的信号可以在切换时通过混频器272b与AC信号混合，并且可以将与AC信号混合后的输出信号送回数字预失真电路271。
用于化合物半导体堆叠结构的化合物半导体层的组成没有具体限制，可以使用GaN、AlN、InN等。也可以使用GaN、AlN、InN的混合晶体。
栅电极、源电极和漏电极的构造不限于上述实施方案中的构造。例如，它们可以由单层来构造。形成这些电极的方法不限于剥离工艺。可以略去形成源电极和漏电极之后的退火，只要可获得欧姆特性即可。可以对栅电极进行退火。
在实施方案中，衬底可以是碳化硅(SiC)衬底、蓝宝石衬底、硅衬底、GaN衬底、GaAs衬底等。衬底可以是导电衬底、半绝缘衬底和绝缘衬底中的任意一种衬底。这些层中各个层的材料和厚度不限于上述实施方案中的那些。
根据上述的化合物半导体器件等，由于复合中心阻挡层的存在，所以可以抑制漏电流同时实现常断操作。

Claims (20)

1.一种化合物半导体器件，包括：
衬底；
形成在所述衬底之上的电子传输层和电子供给层；
形成在所述电子供给层之上的栅电极、源电极和漏电极；
形成在所述电子供给层和所述栅电极之间的p型半导体层；以及
形成在所述电子供给层和所述p型半导体层之间的空穴消除层，所述空穴消除层包含施主或复合中心并且消除空穴。
2.根据权利要求1所述的化合物半导体器件，其中所述p型半导体层为包含Mg的GaN层。
3.根据权利要求1或2所述的化合物半导体器件，其中所述空穴消除层包含p型杂质。
4.根据权利要求3所述的化合物半导体器件，其中所述空穴消除层包含Mg作为所述p型杂质。
5.根据权利要求1或2所述的化合物半导体器件，其中所述空穴消除层包含Si作为所述施主。
6.根据权利要求1或2所述的化合物半导体器件，其中所述空穴消除层包含选自Fe、Cr、Co、Ni、Ti、V和Sc中的至少一种作为所述复合中心。
7.根据权利要求1或2所述的化合物半导体器件，还包括：形成在所述电子供给层和所述p型半导体层之间的空穴阻挡层，所述空穴阻挡层的带隙比所述电子供给层的带隙大。
8.根据权利要去7所述的化合物半导体器件，其中
所述电子供给层的组成由AlxGa1-xN(0＜x＜1)表示；以及
所述空穴阻挡层的组成由AlyGa1-yN(x＜y≤1)表示。
9.根据权利要求7所述的化合物半导体器件，其中
所述电子供给层的组成由AlxGa1-xN(0＜x＜1)表示；以及
所述空穴阻挡层的组成由InzAl1-zN(0≤z≤1)表示。
10.根据权利要求1或2所述的化合物半导体器件，还包括：形成在所述栅电极与所述p型半导体层之间的栅极绝缘膜。
11.根据权利要求1或2所述的化合物半导体器件，还包括：终端化膜，所述终端化膜覆盖所述电子供给层的在所述栅电极和所述源电极之间的区域以及在所述栅电极和所述漏电极之间的区域中的每个区域。
12.一种电源装置，包括：根据权利要求1或2所述的化合物半导体器件。
13.一种放大器，包括：根据权利要求1或2所述的化合物半导体器件。
14.一种制造化合物半导体器件的方法，包括：
在衬底之上形成电子传输层和电子供给层；
在所述电子供给层之上形成栅电极、源电极和漏电极；
在形成所述栅电极之前，形成位于所述电子供给层和所述栅电极之间的p型半导体层；以及
在形成所述p型半导体层之前，形成位于所述电子供给层和所述p型半导体层之间的空穴消除层，所述空穴消除层包含施主或复合中心并且消除空穴。
15.根据权利要求14所述的制造化合物半导体器件的方法，其中所述p型半导体层为包含Mg的GaN层。
16.根据权利要求14或15所述的制造化合物半导体器件的方法，其中所述空穴消除层包含p型杂质。
17.根据权利要求16所述的制造化合物半导体器件的方法，其中所述空穴消除层包含Mg作为所述p型杂质。
18.根据权利要求14或15所述的制造化合物半导体器件的方法，其中所述空穴消除层包含Si作为所述施主。
19.根据权利要求14或15所述的制造化合物半导体器件的方法，其中所述空穴消除层包含选自Fe、Cr、Co、Ni、Ti、V和Sc中的至少一种作为所述复合中心。
20.根据权利要求14或15所述的制造化合物半导体器件的方法，还包括：在形成所述空穴消除层之前，形成位于所述电子供给层和所述空穴消除层之间的空穴阻挡层，所述空穴阻挡层的带隙比所述电子供给层的带隙大。
CN2013101003712A 2012-03-28 2013-03-26 化合物半导体器件及其制造方法 Pending CN103367425A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012075037A JP2013207107A (ja) 2012-03-28 2012-03-28 化合物半導体装置及びその製造方法
JP2012-075037 2012-03-28

Publications (1)

Publication Number Publication Date
CN103367425A true CN103367425A (zh) 2013-10-23

Family

ID=49233688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101003712A Pending CN103367425A (zh) 2012-03-28 2013-03-26 化合物半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20130256683A1 (zh)
JP (1) JP2013207107A (zh)
KR (1) KR101458292B1 (zh)
CN (1) CN103367425A (zh)
TW (1) TWI491043B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071167A (zh) * 2018-01-23 2019-07-30 意法半导体股份有限公司 具有降低的导通状态电阻的常关断型hemt及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
US9443969B2 (en) * 2013-07-23 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having metal diffusion barrier
US9978844B2 (en) 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
US9640650B2 (en) * 2014-01-16 2017-05-02 Qorvo Us, Inc. Doped gallium nitride high-electron mobility transistor
US9310285B1 (en) 2014-09-30 2016-04-12 International Business Machines Corporation Method and integrated device for analyzing liquid flow and liquid-solid interface interaction
US9502435B2 (en) 2015-04-27 2016-11-22 International Business Machines Corporation Hybrid high electron mobility transistor and active matrix structure
WO2016181441A1 (ja) * 2015-05-08 2016-11-17 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6234975B2 (ja) * 2015-10-02 2017-11-22 株式会社豊田中央研究所 半導体装置
JP6674087B2 (ja) * 2015-10-29 2020-04-01 富士通株式会社 化合物半導体装置及びその製造方法
JP6682391B2 (ja) 2016-07-22 2020-04-15 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6649208B2 (ja) * 2016-08-29 2020-02-19 株式会社東芝 半導体装置
JP6848020B2 (ja) * 2019-08-07 2021-03-24 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
TWI767219B (zh) * 2020-04-24 2022-06-11 環球晶圓股份有限公司 磊晶結構
TWI775121B (zh) * 2020-07-27 2022-08-21 世界先進積體電路股份有限公司 高電子遷移率電晶體
US11316040B2 (en) 2020-09-14 2022-04-26 Vanguard International Semiconductor Corporation High electron mobility transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070176215A1 (en) * 2006-01-27 2007-08-02 Manabu Yanagihara Transistor
US20090121217A1 (en) * 2007-11-08 2009-05-14 Sanken Electric Co., Ltd. Nitride compound semiconductor device including organic semiconductor layer under gate electrode
US20090212326A1 (en) * 2008-02-26 2009-08-27 Sanken Electric Co., Ltd. Hetero Field Effect Transistor and Manufacturing Method Thereof
CN102651388A (zh) * 2011-02-25 2012-08-29 富士通株式会社 化合物半导体器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335350A (ja) * 1997-06-03 1998-12-18 Oki Electric Ind Co Ltd 電界効果トランジスタ
US20070063186A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Method for making a semiconductor device including a front side strained superlattice layer and a back side stress layer
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP5260831B2 (ja) * 2006-01-05 2013-08-14 古河機械金属株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法、ｉｉｉ族窒化物半導体基板の製造方法および半導体装置の製造方法
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
EP2084750A4 (en) * 2006-11-20 2010-12-22 Panasonic Corp SEMICONDUCTOR DEVICE AND ITS TRAINING METHOD
US20080203433A1 (en) * 2007-02-27 2008-08-28 Sanken Electric Co., Ltd. High electron mobility transistor and method of forming the same
JP2009071061A (ja) * 2007-09-13 2009-04-02 Toshiba Corp 半導体装置
JP2010124433A (ja) * 2008-11-21 2010-06-03 Panasonic Corp 高周波電力増幅器
WO2010118100A1 (en) * 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Compensated gate misfet and method for fabricating the same
US8436398B2 (en) * 2009-04-08 2013-05-07 Efficient Power Conversion Corporation Back diffusion suppression structures
JP2012004253A (ja) * 2010-06-15 2012-01-05 Panasonic Corp 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法
JP5742134B2 (ja) * 2010-08-23 2015-07-01 富士通株式会社 半導体装置の製造方法
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070176215A1 (en) * 2006-01-27 2007-08-02 Manabu Yanagihara Transistor
US20090121217A1 (en) * 2007-11-08 2009-05-14 Sanken Electric Co., Ltd. Nitride compound semiconductor device including organic semiconductor layer under gate electrode
US20090212326A1 (en) * 2008-02-26 2009-08-27 Sanken Electric Co., Ltd. Hetero Field Effect Transistor and Manufacturing Method Thereof
CN102651388A (zh) * 2011-02-25 2012-08-29 富士通株式会社 化合物半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071167A (zh) * 2018-01-23 2019-07-30 意法半导体股份有限公司 具有降低的导通状态电阻的常关断型hemt及其制造方法
US11538922B2 (en) 2018-01-23 2022-12-27 Stmicroelectronics S.R.L. Manufacturing method of an HEMT transistor of the normally off type with reduced resistance in the on state and HEMT transistor

Also Published As

Publication number Publication date
KR101458292B1 (ko) 2014-11-04
KR20130109997A (ko) 2013-10-08
US20130256683A1 (en) 2013-10-03
TWI491043B (zh) 2015-07-01
TW201340324A (zh) 2013-10-01
JP2013207107A (ja) 2013-10-07

Similar Documents

Publication Publication Date Title
CN103367425A (zh) 化合物半导体器件及其制造方法
US8883581B2 (en) Compound semiconductor device and method for manufacturing the same
TWI472036B (zh) 化合物半導體裝置及其製造方法
KR101358489B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN103367420B (zh) 化合物半导体器件及其制造方法
CN103022116B (zh) 化合物半导体器件及其制造方法
CN103367419B (zh) 化合物半导体器件及其制造方法
US20130082336A1 (en) Semiconductor device and method for fabricating the same
CN103035670B (zh) 化合物半导体器件及其制造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
US10276703B2 (en) Compound semiconductor device and method of manufacturing the same
CN103035699B (zh) 化合物半导体装置及其制造方法
JP2013077630A (ja) 半導体装置及びその製造方法
CN103022117B (zh) 化合物半导体器件及其制造方法
CN103000683B (zh) 化合物半导体器件及其制造方法
JP2019050233A (ja) 半導体装置及びその製造方法
JP2022152049A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法
JP2016178325A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140728

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140728

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

AD01 Patent right deemed abandoned

Effective date of abandoning: 20161228

C20 Patent right or utility model deemed to be abandoned or is abandoned