Nothing Special   »   [go: up one dir, main page]

CN103325840A - 薄膜晶体管及其制作方法 - Google Patents

薄膜晶体管及其制作方法 Download PDF

Info

Publication number
CN103325840A
CN103325840A CN2013101304743A CN201310130474A CN103325840A CN 103325840 A CN103325840 A CN 103325840A CN 2013101304743 A CN2013101304743 A CN 2013101304743A CN 201310130474 A CN201310130474 A CN 201310130474A CN 103325840 A CN103325840 A CN 103325840A
Authority
CN
China
Prior art keywords
oxide semiconductor
metal oxide
semiconductor layer
channel region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101304743A
Other languages
English (en)
Other versions
CN103325840B (zh
Inventor
张盛东
邵阳
贺鑫
肖祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN201310130474.3A priority Critical patent/CN103325840B/zh
Publication of CN103325840A publication Critical patent/CN103325840A/zh
Priority to PCT/CN2013/086814 priority patent/WO2014169621A1/zh
Priority to US14/762,521 priority patent/US20160043227A1/en
Application granted granted Critical
Publication of CN103325840B publication Critical patent/CN103325840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种薄膜晶体管的制作方法，其包括：在一衬底的第一表面形成栅电极；在衬底的第一表面形成覆盖栅电极的栅介质层；在栅介质层上形成一金属氧化物半导体层；对金属氧化物半导体层进行处理，使金属氧化物半导体层露出一沟道区；阳极氧化处理该沟道区，使沟道区具有第一载流子浓度；对金属氧化物半导体层进行光刻和刻蚀形成一有源区，该有源区包括该沟道区以及具有第二载流子浓度的位于该沟道区两侧的一源区及一沟道区，且第一载流子浓度低于第二载流子浓度；以及生成该源区、漏区和栅电极的电极连线，从而形成薄膜晶体管。利用上述方法制作的薄膜晶体管的源区，漏区及沟道区位于同一膜层，且沟道区具有低于源区、漏区的载流子浓度。

Description

薄膜晶体管及其制作方法
技术领域
本发明涉及薄膜晶体管的制作方法，以及依照该制作方法制得的薄膜晶体管。 
背景技术
平板显示技术已经发展成信息显示的主流技术。对平板显示器而言，无论是目前居主导地位的液晶显示器，还是有望成为下一代主流的发光二极管（OLED）显示器，以及将来的柔性衬底显示器，要实现大尺寸和高分辨率的显示，都必需采用薄膜晶体管作为开关控制元件或周边驱动电路的集成元件。目前被广泛采用的薄膜晶体管主要有非晶硅薄膜晶体管和多晶硅薄膜晶体管。 
但由于非晶硅薄膜晶体管迁移率低和性能易退化等缺点，在OLED像素驱动以及LCD和OLED周边驱动电路集成等方面的应用上受到了很大的限制。而多晶硅薄膜晶体管的工艺温度较高，制作成本高，器件性能的均匀性较差，因此不太适合大尺寸平板显示应用。因此为了平板显示技术的发展，迫切需要开发更为先进的薄膜晶体管技术。目前处于研究开发之中的新型薄膜晶体管技术主要有以氧化锌为代表的金属氧化物半导体薄膜晶体管，微晶硅薄膜晶体管和有机半导体薄膜晶体管等。 
其中，氧化锌基薄膜晶体管具有低的工艺温度，低的工艺成本，高的载流子迁移率以及均匀且稳定的器件性能，汇集了非晶硅和多晶硅薄膜晶体管两者的优点，非常有希望应用于大尺寸平板显示中。氧化锌薄膜晶体管的一个主要问题是生成的半导体沟道层往往具有很高的载流子浓度，使得晶体管的阈值电压很低甚至为负值（对n型器件而言），即在栅极为零偏压状态时，器件不能充分的关断。另一方面，如果将沟道层制成低载流子浓度的高阻层，则源漏部分的寄生电阻增加，需要另加一层低阻的金属层工艺，增加了制备工艺的复 杂度。本发明提供一个技术方案可解决这个矛盾。 
发明内容
本发明的目的在于提供一种薄膜晶体管的制作方法，使制作的薄膜晶体管有源层在源区、漏区具有高的载流子浓度，而在沟道区零偏压状态下为低载流子浓度。 
一种薄膜晶体管，其包括栅电极，覆盖所述栅电极的栅介质层，形成在所述栅介质层上的金属氧化物半导体层，所述金属氧化物半导体层具有源区，漏区以及位于源区、漏区之间的沟道区，其中，所述源区，漏区及沟道区位于同一膜层，所述沟道区具有低于源区和漏区的载流子浓度。 
所述薄膜晶体管的一种制作方法，包括以下步骤： 
提供一衬底，所述衬底包括相对的第一表面及第二表面； 
在所述衬底的第一表面形成栅电极； 
在所述衬底的第一表面形成覆盖所述栅电极的栅介质层； 
在所述栅介质层上形成一金属氧化物半导体层； 
对所述金属氧化物半导体层进行处理，使所述金属氧化物半导体层露出一沟道区； 
阳极氧化处理所述沟道区，使所述沟道区具有第一载流子浓度； 
对所述金属氧化物半导体层进行光刻和刻蚀以形成一有源区，所述有源区包括所述沟道区以及位于所述沟道区两侧的一源区及一漏区，所述源区及漏区具有第二载流子浓度，且所述第一载流子浓度低于所述第二载流子浓度；以及 
生成所述源区、漏区和栅电极的电极连线，从而形成薄膜晶体管。 
所述衬底为玻璃衬底或者柔性衬底。 
所述栅电极可为金属薄膜，包括铬、钼、钛、铪、钽或铝中的一种或几中组合，也可为透明导电薄膜，如氧化铟锡（ITO）。 
所述栅介质层采用透明材料。 
所述栅介质层可为氧化硅或氮化硅，由等离子体增强化学汽相淀积（PECVD）制备得到；也可为氧化铝，氧化铪，氧化钽或其叠层等高介电常数的介质材料，由磁控溅射或阳极氧化的方法制备得到。 
所述金属氧化物半导体层为薄膜，其采用磁控溅射技术生长，材料选自氧化铟镓锌（IGZO）、氧化锡（SnO2）、氧化铟（In2O3）、氧化镉铟（Cd2InO4）、氧化锌（ZnO）及其掺杂体系包括掺锑氧化锡（SnO2:Sb）、掺氟氧化锡（SnO2:F）、氧化铟锡（ITO）、氧化锌铝（AZO）中的一种或几种组合。 
对所述金属氧化物半导体层进行处理包括在金属氧化物半导体层上先生成一层介质保护层，接着光刻和刻蚀介质保护层使所述沟道区露出。 
所述阳极氧化处理所述沟道区在室温下进行，以提高沟道区的电阻率。 
所述阳极氧化处理所述沟道区采用先恒流模式氧化后恒压模式氧化的方法，恒流时电流密度在0.02～2mA/cm2之间，当电压上升到预定值10～300V时转为恒压模式保持一小时左右，此时电流下降到足够小，阳极氧化过程完成。 
所述源区、漏区和栅电极的电极连线可为薄膜，采用一般的金属材料，如铬、钼、钛或铝等，也可为透明导电薄膜，如氧化铟锡（ITO）等。 
生成所述源区、漏区和栅电极的电极连线包括生长一层钝化介质层，光刻和刻蚀形成所述栅电极、源区和漏区的引出孔，然后生长一层薄膜，光刻和刻蚀形成电极和互连。 
在另一实施例中，对所述金属氧化物半导体层进行处理包括在所述金属氧化物半导体层上直接涂布光刻胶层，并进行光刻，使所述沟道区露出。 
在再一个实施例中，对所述金属氧化物半导体层进行处理包括在金属氧化物半导体层上涂布负性光刻胶，然后以栅电极作为掩膜从衬底背面进行曝光，定义光刻胶图形，使半导体层的沟道区露出。 
在又一个实施例中，对所述金属氧化物半导体层进行处理包括在金属氧化 物半导体层上先生成一层透明介质保护层，然后在介质保护层上涂布负性光刻胶，接着以栅电极作为掩膜从衬底背面进行曝光，光刻和刻蚀介质保护层，使半导体层的沟道区露出。 
在又一个实施例中，对所述金属氧化物半导体层进行处理包括在金属氧化物半导体层上涂正性光刻胶层，以栅电极作为掩膜从衬底背面进行曝光并显影形成光刻胶图形，使半导体层的沟道区被光刻胶覆盖；然后生长一层介质保护层，采用剥离技术，得到介质保护层图形，使半导体层的沟道区露出。 
本发明提供的薄膜晶体管制作方法具有如下优点：本发明通过对沟道区进行阳极氧化处理，使沟道区变为低载流子浓度的高阻区，采用此处理方法，不需另加一层低阻的金属层工艺。薄膜晶体管的源漏区与沟道区的半导体材料是由同一次的薄膜工艺形成，不需另加源漏金属层工艺步骤，因此简化了晶体管的制备工艺。 
附图说明
图1为本发明具体实施例所描述的薄膜晶体管的剖面结构示意图。 
图2～图9依次示出了本发明一种具体实施例中薄膜晶体管制作方法的主要工艺步骤，其中： 
图2示意了栅电极形成的工艺步骤。 
图3示意了栅介质层形成的工艺步骤。 
图4示意了金属氧化物半导体层形成的工艺步骤。 
图5示意了沉积介质保护层的工艺步骤。 
图6示意了介质保护层图形化使沟道区露出并对沟道区进行阳极氧化处理的工艺步骤。 
图7示意了金属氧化物半导体层及介质保护层图形化形成有源区的工艺步骤。 
图8示意了钝化层沉积和开接触孔的工艺步骤。 
图9示意了源漏区和栅电极引线形成的工艺步骤。 
图10～图16依次示出了本发明另一种具体实施例中薄膜晶体管制备方法的主要工艺步骤，其中： 
图10示意了栅电极形成的工艺步骤。 
图11示意了栅介质层形成的工艺步骤。 
图12示意了金属氧化物半导体层形成的工艺步骤。 
图13示意了定义光刻胶图形然后将沟道区进行阳极氧化处理的工艺步骤。 
图14示意了金属氧化物半导体层图形化形成有源区的工艺步骤。 
图15示意了钝化层淀积和开接触孔的工艺步骤。 
图16示意了源漏金属层淀积和图形化的工艺步骤。 
图17～图23依次示出了本发明另一种具体实施例中薄膜晶体管制备方法的主要工艺步骤，其中： 
图17示意了栅电极形成的工艺步骤。 
图18示意了栅介质层生长的工艺步骤。 
图19示意了金属氧化物半导体层形成的工艺步骤。 
图20示意了正面涂布负性光刻胶，背面曝光定义光刻胶图形然后将沟道区进行阳极氧化处理的工艺步骤。 
图21示意了金属氧化物半导体层图形化形成有源区的工艺步骤。 
图22示意了钝化层淀积和开接触孔的工艺步骤。 
图23示意了源漏金属层淀积和图形化的工艺步骤。 
图24～图31依次示出了本发明另一种具体实施例中薄膜晶体管制备方法的主要工艺步骤，其中： 
图24示意了栅电极形成的工艺步骤。 
图25示意了栅介质层生长的工艺步骤。 
图26示意了金属氧化物半导体层形成的工艺步骤。 
图27示意了淀积介质保护层的工艺步骤。 
图28示意了正面涂布负性光刻胶，背面曝光，光刻刻蚀介质保护层然后将沟道区进行阳极氧化处理的工艺步骤。 
图29示意了金属氧化物半导体层图形化形成有源区的工艺步骤。 
图30示意了钝化层淀积和开接触孔的工艺步骤。 
图31示意了源漏金属层淀积和图形化的工艺步骤。 
图32～图40依次示出了本发明另一种具体实施例中薄膜晶体管制备方法的主要工艺步骤，其中： 
图32示意了栅电极形成的工艺步骤。 
图33示意了栅介质层生长的工艺步骤。 
图34示意了金属氧化物半导体层形成的工艺步骤。 
图35示意了正面涂布正性光刻胶，背面曝光，显影形成光刻胶图形的工艺步骤 
图36示意了淀积介质保护层的工艺步骤。， 
图37示意了通过剥离得到介质保护层图形，并将沟道区进行阳极氧化处理的工艺步骤。 
图38示意了金属氧化物半导体层图形化形成有源区的工艺步骤。 
图39示意了钝化层淀积和开接触孔的工艺步骤。 
图40示意了源漏金属层淀积和图形化的工艺步骤。 
具体实施方式
图1为本发明所提出的薄膜晶体管的剖面结构示意图。该薄膜晶体管形成于玻璃衬底或者柔性衬底1上。 
所述薄膜晶体管包括一栅电极2，一栅介质层3，一金属氧化物半导体有源层4；所述金属氧化物半导体有源层4由一沟道区5，一源区6和一漏区7三部分组成。所述栅电极2位于衬底1之上，所述栅介质层3位于衬底1和栅电极2之上；所述金属氧化物半导体有源层4位于栅介质层3之上。所述沟道区5为半导体有源层4的中间部分，其位于覆盖栅电极2的栅介质层3之上；所述源区6和漏区7为金属氧化物半导体有源层4的两端部分，也分别位于栅介质层3之上，且分别与沟道区5相连。 
所述栅电极2可为金属薄膜，如铬、钼、钛或铝等，由磁控溅射或热蒸发的方法形成；也可为透明导电薄膜，如氧化铟锡（ITO）等，由磁控溅射方法形成。所述栅电极2的厚度一般为100～300纳米。所述栅介质层3为氮化硅、氧化硅等绝缘介质，由化学汽相淀积（PECVD）方法形成；也可为氧化铝、氧化钽或氧化铪等金属氧化物，由磁控溅射或阳极氧化方法形成。栅介质3的厚度一般为100～400纳米。所述金属氧化物半导体有源层4为非晶或多晶的金属氧化物半导体材料，如氧化铟镓锌（IGZO）等薄膜材料，也可为透明导电薄膜材料，如氧化锡（SnO2）、氧化铟（In2O3）、氧化镉铟（Cd2InO4）、氧化锌(ZnO)及其掺杂体系包括掺锑氧化锡(SnO2:Sb)、掺氟氧化锡（SnO2:F）、氧化铟锡（InO2:Sn，简称ITO）、氧化锌铝（ZnO:Al，简称AZO）等，由磁控溅射方法形成，厚度为50～200纳米；所述沟道区5为有源层4的中间部分，其在未偏置状态下载流子浓度很低，呈现高电阻状态。所述源区6和漏区7为有源层4的两端部分，其载流子浓度很高，为低阻状态。 
所述薄膜晶体管的制备方法的一具体实施例由图2至图9所示，包括以下步骤： 
如图2所示，所用衬底1可为耐高温的衬底，如透明玻璃衬底，也可为非耐高温的柔性衬底，如塑料衬底。在衬底1上生长一层100～300纳米厚的铬、钼、钛、铪、钽或铝等金属薄膜或者透明导电薄膜，然后光刻和刻蚀形成栅电 极2。 
如图3所示，在衬底1上采用等离子增强化学汽相淀积（PECVD）方法生长一层100～300纳米厚的氮化硅、氧化硅等绝缘介质，覆盖在栅电极2之上作为栅介质层3；或采用磁控溅射或阳极氧化的方法生长一层100～300纳米厚的氧化铪、氧化钽、氧化铝或其叠层等高k（介电常数）介质，覆盖在栅电极2之上作为栅介质层3。 
如图4所示，在栅介质层3上生成一层50～200纳米厚金属氧化物半导体层4，其为非晶或多晶的金属氧化物半导体材料，如氧化铟镓锌（IGZO）等一般的金属氧化物半导体薄膜材料，也可为高电导的氧化物半导体薄膜，如氧化铟锡（ITO）或氧化锌铝（AZO）等，可采用磁控溅射法淀积该半导体层。当为氧化铟镓锌（IGZO）时，溅射气压为0.5～2.5Pa之间，气体为纯氩气。此时，所生成的整个金属氧化物半导体层4由于产生大量的氧空位，成为高载流子浓度的低阻材料。当为氧化铟锡（ITO）时，所用的靶材为氧化铟锡（ITO）陶瓷靶，溅射气氛通常采用氩气和氧气的混合气体，通常通入适量的氧气可以改善氧化铟锡薄膜结构和性能。若需要更加低阻的材料，可将其在无氧环境中进行热处理，如可将其置于氢气、氮气或真空中进行处理，处理温度须低于衬底1所能承受的最高温度。 
如图5和图6所示，采用等离子增强化学汽相淀积（PECVD）方法生长一层50纳米厚的为氮化硅薄膜的介质保护层41，在介质保护层41上涂光刻胶层51，然后对其进行光刻和刻蚀，使所述金属氧化物半导体层4上的沟道区5露出，其余部分被介质保护层41覆盖保护。然后在室温下对沟道区5进行阳极氧化处理，该过程采用先恒流模式氧化后恒压模式的氧化方法，即恒流时电流密度在0.02～2mA/cm2之间，当电压上升到预定值10～300V时转为恒压模式保持一小时左右，此时电流下降到足够小，阳极氧化过程完成。沟道区5由于裸露在溶液中而被阳极氧化，其氧空位的浓度降低而转变成低载流子浓度。该 沟道区5只是对金属氧化物半导体材料进行阳极氧化，其材料未发生变化，而仅使金属氧化物氧化得更充分，其高度略高于源区6及漏区7。 
上述阳极氧化处理在常压和室温下进行，是一种操作简单、低成本的低温工艺，适合运用于批量生产。上述阳极氧化过程通过加在电极间的电压控制，重复性好，从而使器件特性的可控性大为提高。 
如图7所示，对介质保护层41和其下的金属氧化物半导体层4进行光刻和刻蚀，形成晶体管的有源区，该有源区包括该沟道区5，以及位于该沟道区5两侧的源区6及漏区7。该源区6及漏区7未经阳极氧化处理，因此其载流子浓度高于该沟道区5的载流子浓度。 
如图8所示，用等离子增强化学汽相淀积（PECVD）或磁控溅射方法淀积一层100～300纳米厚的氮化硅层8，然后光刻和刻蚀形成电极的接触孔9和10。 
如图9所示，用磁控溅射方法淀积一层100～300纳米厚的金属铝膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线11和12。 
本发明通过对沟道区进行阳极氧化处理，使沟道区变为低载流子浓度的高阻区，采用此处理方法，不需另加一层低阻的金属层工艺。薄膜晶体管的源漏区与沟道区的半导体材料是由同一次的薄膜工艺形成，不需另加源漏金属层工艺步骤，因此简化了晶体管的制备工艺。 
所述薄膜晶体管的制作方法的另一种具体实施例由图10至图16所示，包括以下步骤： 
如图10所示，所用衬底1可为耐高温的衬底，如透明玻璃衬底，也可为非耐高温的柔性衬底，如塑料衬底。在衬底1上生长一层100～300纳米厚的铬、钼、钛或铝等金属薄膜或者透明导电薄膜，然后光刻和刻蚀形成栅电极2。 
如图11所示，在衬底1上采用等离子增强化学汽相淀积（PECVD）方法生长一层100～300纳米厚的氮化硅、氧化硅等绝缘介质，覆盖在栅电极2之上作为栅介质层3。 
如图12所示，在栅介质层3上生成一层50～200纳米厚金属氧化物半导体层4，其为非晶或多晶的金属氧化物半导体材料，如氧化铟镓锌（IGZO）等一般的金属氧化物半导体薄膜材料，也可为高电导的氧化物半导体薄膜，如氧化铟锡（ITO）或氧化锌铝（AZO）等，可采用磁控溅射法淀积该半导体层。当为氧化铟镓锌（IGZO）时，溅射气压为0.5～2.5Pa之间，气体为纯氩气。此时，所生成的整个金属氧化物半导体层4由于产生大量的氧空位，成为高载流子浓度的低阻材料。当为氧化铟锡（ITO）时，所用的靶材为氧化铟锡（ITO）陶瓷靶，溅射气氛通常采用氩气和氧气的混合气体，通常通入适量的氧气可以改善氧化铟锡薄膜结构和性能。若需要更加低阻的材料，可将其在无氧环境中进行热处理，如可将其置于氢气、氮气或真空中进行处理，处理温度须低于衬底1所能承受的最高温度。 
如图13所示，在金属氧化物半导体层4上涂光刻胶层51，然后对其进行曝光显影，使所述金属氧化物半导体层4上的沟道区5露出，其余部分被光刻胶层覆盖保护。然后在室温下对沟道区进行阳极氧化处理，该过程采用先恒流模式氧化后恒压模式的氧化方法，即恒流时电流密度在0.02～2mA/cm2之间，当电压上升到预定值10～300V时转为恒压模式保持一小时左右，此时电流下降到足够小，阳极氧化过程完成。沟道区5由于裸露在溶液中被阳极氧化，其氧空位的浓度降低而转变成低载流子浓度，其余部分由于被不导电的光刻胶保护而不被氧化。 
如图14所示，对金属氧化物半导体层4进行光刻和刻蚀，形成晶体管的有源区，有源区包括源区6、漏区7和沟道区5。 
如图15所示，用等离子增强化学汽相淀积（PECVD）或磁控溅射方法淀积一层100～300纳米厚的氮化硅层8，然后光刻和刻蚀形成电极的接触孔9和10。 
如图16所示，用磁控溅射方法淀积一层100～300纳米厚的金属铝膜，然 后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线11和12。 
所述薄膜晶体管的制作方法的另一种具体实施例由图17至图23所示，包括以下步骤： 
如图17所示，所用衬底1可为耐高温的衬底，如透明玻璃衬底，也可为非耐高温的柔性衬底，如透明塑料衬底。在衬底1上生长一层100～300纳米厚的铬、钼、钛或铝等金属薄膜，然后光刻和刻蚀形成栅电极2。 
如图18所示，在衬底1上采用等离子增强化学汽相淀积（PECVD）方法生长一层100～300纳米厚的氮化硅、氧化硅等绝缘介质，覆盖在栅电极2之上作为栅介质层3。 
如图19所示，在栅介质层3上生成一层50～200纳米厚金属氧化物半导体层4，其为非晶或多晶的金属氧化物半导体材料，如氧化铟镓锌（IGZO）等一般的金属氧化物半导体薄膜材料，也可为高电导的氧化物半导体薄膜，如氧化铟锡（ITO）或氧化锌铝（AZO）等，可采用磁控溅射法淀积该半导体层。当为氧化铟镓锌（IGZO）时，溅射气压为0.5～2.5Pa之间，气体为纯氩气。此时，所生成的整个金属氧化物半导体层4由于产生大量的氧空位，成为高载流子浓度的低阻材料。当为氧化铟锡（ITO）时，所用的靶材为氧化铟锡（ITO）陶瓷靶，溅射气氛通常采用氩气和氧气的混合气体，通常通入适量的氧气可以改善氧化铟锡薄膜结构和性能。若需要更加低阻的材料，可将其在无氧环境中进行热处理，如可将其置于氢气、氮气或真空中进行处理，处理温度须低于衬底1所能承受的最高温度。 
如图20所示，在金属氧化物半导体层4上涂负性光刻胶层，以栅电极作为掩膜从衬底1的背面进行曝光，此时以底部的栅电极2作为掩膜，然后对其进行显影，由于未被底部栅电极2掩膜挡住的光刻胶层部分被曝光而不溶解于显影液，被栅电极2挡住的光刻胶层由于未被曝光而溶解于显影液，形成光刻胶图形61，使金属氧化物半导体层4中间部分的沟道区5显露出来且与栅电 极自对准，其余部分被光刻胶层覆盖保护。然后在室温下对沟道区进行阳极氧化处理，该过程采用先恒流模式氧化后恒压模式的氧化方法，即恒流时电流密度在0.02～2mA/cm2之间，当电压上升到预定值10～300V时转为恒压模式保持一小时左右，此时电流下降到足够小，阳极氧化过程完成。沟道区5由于裸露在溶液中被阳极氧化，其氧空位的浓度降低而转变成低载流子浓度，其余部分由于被不导电的光刻胶保护而不被氧化。 
如图21所示，对金属氧化物半导体层4进行光刻和刻蚀，形成晶体管的有源区，有源区包括源区6、漏区7和沟道区5。 
如图22所示，用等离子增强化学汽相淀积（PECVD）或磁控溅射方法淀积一层100～300纳米厚的氮化硅层8，然后光刻和刻蚀形成电极的接触孔9和10。 
如图23所示，用磁控溅射方法淀积一层100～300纳米厚的金属铝膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线11和12。 
所述薄膜晶体管的制作方法的另一种具体实施例由图24至图31所示，包括以下步骤： 
如图24所示，所用衬底1可为耐高温的衬底，如透明玻璃衬底，也可为非耐高温的柔性衬底，如透明塑料衬底。在衬底1上生长一层100～300纳米厚的铬、钼、钛或铝等金属薄膜，然后光刻和刻蚀形成栅电极2。 
如图25所示，在衬底1上采用等离子增强化学汽相淀积（PECVD）方法生长一层100～300纳米厚的氮化硅、氧化硅等绝缘介质，覆盖在栅电极2之上作为栅介质层3。 
如图26所示，在栅介质层3上生成一层50～200纳米厚金属氧化物半导体层4，其为非晶或多晶的金属氧化物半导体材料，如氧化铟镓锌（IGZO）等一般的金属氧化物半导体薄膜材料，也可为高电导的氧化物半导体薄膜，如氧化铟锡（ITO）或氧化锌铝（AZO）等，可采用磁控溅射法淀积该半导体层。 当为氧化铟镓锌（IGZO）时，溅射气压为0.5～2.5Pa之间，气体为纯氩气。此时，所生成的整个金属氧化物半导体层4由于产生大量的氧空位，成为高载流子浓度的低阻材料。当为氧化铟锡（ITO）时，所用的靶材为氧化铟锡（ITO）陶瓷靶，溅射气氛通常采用氩气和氧气的混合气体，通常通入适量的氧气可以改善氧化铟锡薄膜结构和性能。若需要更加低阻的材料，可将其在无氧环境中进行热处理，如可将其置于氢气、氮气或真空中进行处理，处理温度须低于衬底1所能承受的最高温度。 
如图27和图28所示，采用等离子增强化学汽相淀积（PECVD）方法生长一层50纳米厚的为氮化硅薄膜的介质保护层41，在介质保护层41上涂光刻胶层，以栅电极作为掩膜从衬底1的背面对其进行曝光，此时以底部的栅电极2作为掩膜，然后进行显影，由于未被底部栅电极2掩膜挡住的光刻胶层部分被曝光而不溶解于显影液，被栅电极2挡住的光刻胶层由于未被曝光而溶解于显影液，形成光刻胶图形61，根据形成的光刻胶图形61对介质保护膜进行刻蚀，使金属氧化物半导体层4中间部分的沟道区5显露出，而有源区的其余部分仍然被介质保护层41保护。然后在室温下对沟道区进行阳极氧化处理，该过程采用先恒流模式氧化后恒压模式的氧化方法，即恒流时电流密度在0.02～2mA/cm2之间，当电压上升到预定值10～300V时转为恒压模式保持一小时左右，此时电流下降到足够小，阳极氧化过程完成。沟道区5由于裸露在溶液中被阳极氧化，其氧空位的浓度降低而转变成低载流子浓度，其余部分由于被不导电的光刻胶保护而不被氧化。 
如图29所示，对金属氧化物半导体层4进行光刻和刻蚀，形成晶体管的有源区，有源区包括源区6、漏区7和沟道区5。 
如图30所示，用等离子增强化学汽相淀积（PECVD）或磁控溅射方法淀积一层100～300纳米厚的氮化硅层8，然后光刻和刻蚀形成电极的接触孔9和10。 
如图31所示，用磁控溅射方法淀积一层100～300纳米厚的金属铝膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线11和12。 
所述薄膜晶体管的制作方法的另一种具体实施例由图32至图40所示，包括以下步骤： 
如图32所示，所用衬底1可为耐高温的衬底，如透明玻璃衬底，也可为非耐高温的柔性衬底，如透明塑料衬底。在衬底1上生长一层100～300纳米厚的铬、钼、钛或铝等金属薄膜，然后光刻和刻蚀形成栅电极2。 
如图33所示，在衬底1上采用等离子增强化学汽相淀积（PECVD）方法生长一层100～300纳米厚的氮化硅、氧化硅等绝缘介质，覆盖在栅电极2之上作为栅介质层3。 
如图34所示，在栅介质层3上生成一层50～200纳米厚金属氧化物半导体层4，其为非晶或多晶的金属氧化物半导体材料，如氧化铟镓锌（IGZO）等一般的金属氧化物半导体薄膜材料，也可为高电导的氧化物半导体薄膜，如氧化铟锡（ITO）或氧化锌铝（AZO）等，可采用磁控溅射法淀积该半导体层。当为氧化铟镓锌（IGZO）时，溅射气压为0.5～2.5Pa之间，气体为纯氩气。此时，所生成的整个金属氧化物半导体层4由于产生大量的氧空位，成为高载流子浓度的低阻材料。当为氧化铟锡（ITO）时，所用的靶材为氧化铟锡（ITO）陶瓷靶，溅射气氛通常采用氩气和氧气的混合气体，通常通入适量的氧气可以改善氧化铟锡薄膜结构和性能。若需要更加低阻的材料，可将其在无氧环境中进行热处理，如可将其置于氢气、氮气或真空中进行处理，处理温度须低于衬底1所能承受的最高温度。 
如图35所示，在金属氧化物半导体层4上涂正性光刻胶层，以栅电极作为掩膜从衬底1的背面进行曝光，此时以底部的栅电极2作为掩膜，然后对其进行显影，被栅电极2挡住的光刻胶层部分由于未被曝光而不溶解于显影液，未被栅电极2挡住的光刻胶层由于被曝光而溶解于显影液，形成光刻胶图形 52。 
如图36和图37所示，在光刻胶层52和金属氧化物半导体层4上生长一层20-100纳米厚的介质保护层41，介质保护层41可为氧化硅、氮化硅或氧化铝，可采用磁控溅射的方法生成；对介质保护膜进行剥离，使金属氧化物半导体层4中间部分的沟道区5显露出，而有源区的其余部分仍然被介质保护层41保护。然后在室温下对沟道区进行阳极氧化处理，该过程采用先恒流模式氧化后恒压模式的氧化方法，即恒流时电流密度在0.02～2mA/cm2之间，当电压上升到预定值10～300V时转为恒压模式保持一小时左右，此时电流下降到足够小，阳极氧化过程完成。沟道区5由于裸露在溶液中被阳极氧化，其氧空位的浓度降低而转变成低载流子浓度，其余部分由于被不导电的光刻胶保护而不被氧化。 
如图38所示，对金属氧化物半导体层4进行光刻和刻蚀，形成晶体管的有源区，有源区包括源区6、漏区7和沟道区5。 
如图39所示，用等离子增强化学汽相淀积（PECVD）或磁控溅射方法淀积一层100～300纳米厚的氮化硅层8，然后光刻和刻蚀形成电极的接触孔9和10。 
如图40所示，用磁控溅射方法淀积一层100～300纳米厚的金属铝膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线11和12。 
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换。 

Claims (10)

1.一种薄膜晶体管的制作方法，其特征在于包括：
提供一衬底，所述衬底包括相对的第一表面及第二表面；
在所述衬底的第一表面形成栅电极；
在所述衬底的第一表面形成覆盖所述栅电极的栅介质层；
在所述栅介质层上形成一金属氧化物半导体层；
对所述金属氧化物半导体层进行处理，使所述金属氧化物半导体层露出一沟道区；
阳极氧化处理所述沟道区，使所述沟道区具有第一载流子浓度；
对所述金属氧化物半导体层进行光刻和刻蚀以形成一有源区，所述有源区包括所述沟道区以及位于所述沟道区两侧的一源区及一漏区，所述源区及漏区具有第二载流子浓度，且所述第一载流子浓度低于所述第二载流子浓度；以及
生成所述源区、漏区和栅电极的电极连线，从而形成薄膜晶体管。
2.如权利要求1所述的制作方法，其特征在于，对所述金属氧化物半导体层进行处理之前，还包括对所述金属氧化物半导体层在无氧环境中进行热处理以提高其载流子浓度。
3.如权利要求1所述的制作方法，其特征在于，对所述金属氧化物半导体层进行处理包括在所述金属氧化物半导体层上先生成一介质保护层，然后涂布光刻胶，接着光刻和刻蚀所述介质保护层，使所述沟道区露出。
4.如权利要求1所述的制作方法，其特征在于，对所述金属氧化物半导体层进行处理包括在所述金属氧化物半导体层上直接涂布光刻胶层，并进行光刻，使所述沟道区露出。
5.如权利要求1所述的制作方法，其特征在于，对所述金属氧化物半导体层进行处理包括在所述金属氧化物半导体层上涂布负性光刻胶层，以所述栅电极作为掩膜从所述衬底的第二表面进行曝光并显影形成光刻胶图形，使所述沟道区露出。
6.如权利要求1所述的制作方法，其特征在于，对所述金属氧化物半导体层进行处理包括在所述金属氧化物半导体层上先生成一介质保护层，然后涂布负性光刻胶层，接着以所述栅电极为掩膜从所述衬底的第二表面进行曝光并显影形成光刻胶图形，然后以所述光刻胶图形作为掩膜去除所述沟道区上的介质保护层，使所述沟道区露出。
7.如权利要求1所述的制作方法，其特征在于，对所述金属氧化物半导体层进行处理包括在所述金属氧化物半导体层上涂布正性光刻胶层，以所述栅电极为掩膜从所述衬底的第二表面进行曝光并显影形成光刻胶图形，然后在所述光刻胶图形上生成一介质保护层，并对介质保护层进行剥离使所述沟道区露出。
8.如权利要求1-7任一项所述的制作方法，其特征在于，所述阳极氧化处理所述沟道区在室温下进行。
9.如权利要求1-7任一项所述的制作方法，其特征在于，所述阳极氧化处理所述沟道区采用先恒流模式氧化后恒压模式氧化的方法，恒流时电流密度在0.02～2mA/cm2之间，当电压上升到预定值10～300V时转为恒压模式保持一小时左右，此时电流下降到足够小，阳极氧化过程完成。
10.一种薄膜晶体管，其包括栅电极，覆盖所述栅电极的栅介质层，形成在所述栅介质层上的金属氧化物半导体层，所述金属氧化物半导体层包括源区，漏区以及位于源区、漏区之间的沟道区，其特征在于：所述源区，漏区及沟道区位于同一膜层，所述沟道区具有低于源区、漏区的载流子浓度。
CN201310130474.3A 2013-04-15 2013-04-15 薄膜晶体管及其制作方法 Active CN103325840B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310130474.3A CN103325840B (zh) 2013-04-15 2013-04-15 薄膜晶体管及其制作方法
PCT/CN2013/086814 WO2014169621A1 (zh) 2013-04-15 2013-11-11 薄膜晶体管及其制作方法
US14/762,521 US20160043227A1 (en) 2013-04-15 2013-11-11 Thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310130474.3A CN103325840B (zh) 2013-04-15 2013-04-15 薄膜晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN103325840A true CN103325840A (zh) 2013-09-25
CN103325840B CN103325840B (zh) 2016-05-18

Family

ID=49194492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310130474.3A Active CN103325840B (zh) 2013-04-15 2013-04-15 薄膜晶体管及其制作方法

Country Status (3)

Country Link
US (1) US20160043227A1 (zh)
CN (1) CN103325840B (zh)
WO (1) WO2014169621A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014169621A1 (zh) * 2013-04-15 2014-10-23 北京大学深圳研究生院 薄膜晶体管及其制作方法
CN104157699A (zh) * 2014-08-06 2014-11-19 北京大学深圳研究生院 一种背沟道刻蚀型薄膜晶体管及其制备方法
CN104282576A (zh) * 2014-10-21 2015-01-14 北京大学深圳研究生院 一种金属氧化物薄膜晶体管制作方法
CN104299915A (zh) * 2014-10-21 2015-01-21 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
CN104934481A (zh) * 2014-03-21 2015-09-23 北京大学深圳研究生院 一种薄膜晶体管及其制备方法
CN104966737A (zh) * 2015-05-07 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN105304468A (zh) * 2015-09-21 2016-02-03 西安交通大学 一种n2处理的非晶igzo透明氧化物薄膜及其制备方法
CN105609564A (zh) * 2016-03-14 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管制造方法及薄膜晶体管
CN106128963A (zh) * 2016-09-23 2016-11-16 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN106856173A (zh) * 2016-12-21 2017-06-16 佛山科学技术学院 有源层的制作方法、氧化物薄膜晶体管及其制作方法
CN108538789A (zh) * 2018-03-30 2018-09-14 武汉华星光电技术有限公司 Cmos晶体管的制备方法、阵列基板的制备方法
EP3333900A4 (en) * 2015-07-31 2019-04-10 Boe Technology Group Co. Ltd. THIN-LAYER TRANSISTOR AND ARRAY SUBSTRATE, MANUFACTURING METHOD AND DISPLAY DEVICE
WO2019100425A1 (zh) * 2017-11-22 2019-05-31 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制备方法
CN112133636A (zh) * 2020-09-25 2020-12-25 Tcl华星光电技术有限公司 一种薄膜晶体管的制备方法、薄膜晶体管及阵列基板
CN113327893A (zh) * 2021-05-31 2021-08-31 惠科股份有限公司 阵列基板的制备方法、阵列基板及液晶显示面板
CN113327892A (zh) * 2021-05-31 2021-08-31 惠科股份有限公司 阵列基板的制备方法、阵列基板及液晶显示面板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN105529275A (zh) * 2016-02-03 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
US9881956B2 (en) 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
CN108520833B (zh) * 2018-03-16 2019-09-17 江苏中天科技股份有限公司 多孔铝宏观体及其制造系统与方法
WO2019182597A1 (en) 2018-03-22 2019-09-26 Intel Corporation Thin film transistors having double gates
JP2021520060A (ja) * 2018-03-30 2021-08-12 アモルフィックス・インコーポレイテッド アモルファス金属薄膜トランジスタ
KR20230041683A (ko) 2020-06-12 2023-03-24 아모르픽스, 인크 비선형 컴포넌트를 포함하는 전자 디바이스용 회로

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069209A1 (en) * 2005-09-27 2007-03-29 Jae-Kyeong Jeong Transparent thin film transistor (TFT) and its method of manufacture
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
US20120313092A1 (en) * 2011-06-08 2012-12-13 Chan-Long Shieh Metal oxide tft with improved source/drain contacts
CN102832235A (zh) * 2012-09-14 2012-12-19 华南理工大学 氧化物半导体及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4056415A (en) * 1975-08-04 1977-11-01 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material
JPH084087B2 (ja) * 1987-03-30 1996-01-17 工業技術院長 ＩｎＳｂ素子の製造方法
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
JP2005129649A (ja) * 2003-10-22 2005-05-19 Shinko Electric Ind Co Ltd キャパシタ及びその製造方法
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101789450B (zh) * 2010-01-26 2012-02-01 友达光电股份有限公司 薄膜晶体管及制造富硅沟道层的方法
CN103325840B (zh) * 2013-04-15 2016-05-18 北京大学深圳研究生院 薄膜晶体管及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069209A1 (en) * 2005-09-27 2007-03-29 Jae-Kyeong Jeong Transparent thin film transistor (TFT) and its method of manufacture
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
US20120313092A1 (en) * 2011-06-08 2012-12-13 Chan-Long Shieh Metal oxide tft with improved source/drain contacts
CN102832235A (zh) * 2012-09-14 2012-12-19 华南理工大学 氧化物半导体及其制造方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014169621A1 (zh) * 2013-04-15 2014-10-23 北京大学深圳研究生院 薄膜晶体管及其制作方法
CN104934481A (zh) * 2014-03-21 2015-09-23 北京大学深圳研究生院 一种薄膜晶体管及其制备方法
CN104934481B (zh) * 2014-03-21 2017-10-13 北京大学深圳研究生院 一种薄膜晶体管及其制备方法
CN104157699B (zh) * 2014-08-06 2019-02-01 北京大学深圳研究生院 一种背沟道刻蚀型薄膜晶体管及其制备方法
CN104157699A (zh) * 2014-08-06 2014-11-19 北京大学深圳研究生院 一种背沟道刻蚀型薄膜晶体管及其制备方法
CN104299915A (zh) * 2014-10-21 2015-01-21 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
WO2016061714A1 (zh) * 2014-10-21 2016-04-28 北京大学深圳研究生院 一种金属氧化物薄膜晶体管制作方法
WO2016061715A1 (zh) * 2014-10-21 2016-04-28 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
US9991135B2 (en) 2014-10-21 2018-06-05 Shenzhen Graduate School, Peking University Method for fabricating a metal oxide thin film transistor
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
US9893173B2 (en) 2014-10-21 2018-02-13 Shenzhen Graduate School, Peking University Method for fabricating a metallic oxide thin film transistor
CN104282576B (zh) * 2014-10-21 2017-06-20 北京大学深圳研究生院 一种金属氧化物薄膜晶体管制作方法
CN104282576A (zh) * 2014-10-21 2015-01-14 北京大学深圳研究生院 一种金属氧化物薄膜晶体管制作方法
US9847357B2 (en) 2015-05-07 2017-12-19 Boe Technology Group Co., Ltd. Thin film transistor that includes group VB metal oxide insulating layer
CN104966737A (zh) * 2015-05-07 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
EP3333900A4 (en) * 2015-07-31 2019-04-10 Boe Technology Group Co. Ltd. THIN-LAYER TRANSISTOR AND ARRAY SUBSTRATE, MANUFACTURING METHOD AND DISPLAY DEVICE
CN105304468A (zh) * 2015-09-21 2016-02-03 西安交通大学 一种n2处理的非晶igzo透明氧化物薄膜及其制备方法
CN105609564B (zh) * 2016-03-14 2018-12-25 京东方科技集团股份有限公司 一种薄膜晶体管制造方法及薄膜晶体管
CN105609564A (zh) * 2016-03-14 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管制造方法及薄膜晶体管
WO2018054122A1 (en) * 2016-09-23 2018-03-29 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method thereof, and array substrate
CN106128963A (zh) * 2016-09-23 2016-11-16 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN106856173A (zh) * 2016-12-21 2017-06-16 佛山科学技术学院 有源层的制作方法、氧化物薄膜晶体管及其制作方法
WO2019100425A1 (zh) * 2017-11-22 2019-05-31 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制备方法
CN108538789A (zh) * 2018-03-30 2018-09-14 武汉华星光电技术有限公司 Cmos晶体管的制备方法、阵列基板的制备方法
WO2019184026A1 (zh) * 2018-03-30 2019-10-03 武汉华星光电技术有限公司 Cmos晶体管的制备方法、阵列基板的制备方法
US10957606B2 (en) 2018-03-30 2021-03-23 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method of complementary metal oxide semiconductor transistor and manufacturing method of array substrate
CN112133636A (zh) * 2020-09-25 2020-12-25 Tcl华星光电技术有限公司 一种薄膜晶体管的制备方法、薄膜晶体管及阵列基板
CN113327893A (zh) * 2021-05-31 2021-08-31 惠科股份有限公司 阵列基板的制备方法、阵列基板及液晶显示面板
CN113327892A (zh) * 2021-05-31 2021-08-31 惠科股份有限公司 阵列基板的制备方法、阵列基板及液晶显示面板

Also Published As

Publication number Publication date
US20160043227A1 (en) 2016-02-11
WO2014169621A1 (zh) 2014-10-23
CN103325840B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
CN103325840A (zh) 薄膜晶体管及其制作方法
US9991135B2 (en) Method for fabricating a metal oxide thin film transistor
CN101478005B (zh) 一种金属氧化物薄膜晶体管及其制作方法
JP5698431B2 (ja) 薄膜トランジスタ及びその製造方法
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
CN104934481B (zh) 一种薄膜晶体管及其制备方法
CN101488459B (zh) 一种自对准的金属氧化物薄膜晶体管的制作方法
CN104282576B (zh) 一种金属氧化物薄膜晶体管制作方法
CN102122620A (zh) 一种自对准薄膜晶体管的制作方法
CN103346093B (zh) 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法
Marrs et al. Control of threshold voltage and saturation mobility using dual-active-layer device based on amorphous mixed metal–oxide–semiconductor on flexible plastic substrates
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN102157565A (zh) 一种薄膜晶体管的制作方法
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN106129086A (zh) Tft基板及其制作方法
KR20150050051A (ko) 액정표시장치용 어레이기판 및 그의 제조방법
CN107516661A (zh) 显示基板、显示装置及显示基板的制作方法
KR20160087024A (ko) 박막트랜지스터 및 그의 제조방법
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN103337462A (zh) 一种薄膜晶体管的制备方法
CN102800705B (zh) 一种金属氧化物半导体薄膜晶体管的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant