Nothing Special   »   [go: up one dir, main page]

CN102939659A - 半导体器件及半导体器件的制造方法 - Google Patents

半导体器件及半导体器件的制造方法 Download PDF

Info

Publication number
CN102939659A
CN102939659A CN2011800285602A CN201180028560A CN102939659A CN 102939659 A CN102939659 A CN 102939659A CN 2011800285602 A CN2011800285602 A CN 2011800285602A CN 201180028560 A CN201180028560 A CN 201180028560A CN 102939659 A CN102939659 A CN 102939659A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
semiconductor device
layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800285602A
Other languages
English (en)
Other versions
CN102939659B (zh
Inventor
山崎舜平
远藤佑太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102939659A publication Critical patent/CN102939659A/zh
Application granted granted Critical
Publication of CN102939659B publication Critical patent/CN102939659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的一个实施方式的目的是制造一种电特性的变动小且可靠性高的半导体器件，其中包括使用氧化物半导体的晶体管。在包括氧化物半导体层的晶体管中，在顶栅结构的情况下使用氧过剩的氧化硅（SiOx（X>2））作为基底绝缘层。通过使用氧过剩的氧化硅，氧从绝缘层放出，并且可以降低氧化物半导体层中的氧缺陷以及基底绝缘层或保护绝缘层与氧化物半导体层之间的界面态密度，从而可以制造电特性的变动小且可靠性高的半导体器件。

Description

半导体器件及半导体器件的制造方法
技术领域
本发明涉及半导体器件及半导体器件的制造方法。
注意，本说明书中的半导体器件指的是能通过利用半导体特性而工作的所有电子器件，因此电光器件、半导体电路及电子器件都是半导体器件。
背景技术
近年来，通过利用形成在具有绝缘表面的衬底上的半导体薄膜来构成晶体管的技术受到瞩目。该晶体管被广泛地应用于如集成电路（IC）、图像显示器件（显示器件）等电子器件。作为可以应用于晶体管的半导体薄膜的材料，已知有基于硅的半导体材料；然而，作为另一材料，氧化物半导体受到瞩目。
例如，公开了其活性层使用包含铟（In）、镓（Ga）、锌（Zn）且其电子载流子浓度低于1018/cm3的非晶氧化物的晶体管（参照专利文献1）。
虽然包括氧化物半导体的晶体管的工作速度比包括非晶硅的晶体管的工作速度快，且与包括多晶硅的晶体管相比更容易制造，但是，已知包括氧化物半导体的晶体管具有因电特性容易变动而导致其可靠性低的问题。例如，在光照射或偏压-温度应力试验（BT试验）之后，晶体管的阈值电压变动。注意，在本说明书中，阈值电压是指为了使晶体管变为“导通状态”所必需的栅电压。栅电压指以源极的电位为基准时的源极与栅极之间的电位差。
[文献]
[专利文献]
[专利文献1]日本专利申请公开2006-165528号公报
发明内容
包括氧化物半导体的晶体管的由于光照射或BT试验引起的阈值电压的变动导致包括氧化物半导体的晶体管的可靠性大幅下降。于是，本发明的一个实施方式的目的是提高包括氧化物半导体的半导体器件的可靠性。
本发明的一个实施方式是一种半导体器件或半导体器件的制造方法，其技术思想在于：在包括氧化物半导体的晶体管中，使用氧过剩的氧化硅（SiOx（X>2））作为与氧化物半导体层接触的基底绝缘层或保护绝缘层。在氧过剩的氧化硅（SiOx（X>2））中，单位体积的氧原子数多于硅原子数的两倍。单位体积的硅原子数及氧原子数通过卢瑟福背散射光谱测定法测量。
注意，在常规的包括氧化物半导体的晶体管中，氧化物半导体层的纯度较低，例如有时由于氧化物半导体层中的氢或水分等或氧化物半导体层中的氧缺陷的影响使电特性不稳定。
在这种晶体管中，在对栅电极施加正电压时，存在于氧化物半导体层中的具有正电荷的氢离子移动到背沟道一侧（与形成有栅极绝缘层的一侧相反的一侧）并蓄积在氧化物半导体层与设置在背沟道一侧的绝缘层之间的界面中的氧化物半导体层一侧。正电荷从所蓄积的氢离子移动到绝缘层中的电荷俘获中心（诸如氢原子、水或污染物质等），由此负电荷蓄积在氧化物半导体层的背沟道一侧。也就是说，在晶体管的背沟道一侧产生寄生沟道，且阈值电压向负一侧漂移，以使晶体管呈常通的趋势。
因此，为了抑制晶体管的电特性的变动，重要的是绝缘层不包括用作电荷俘获中心的杂质，或者杂质含量极少。当绝缘层不存在用作电荷俘获中心的杂质或杂质含量极少时，不容易发生正电荷的移动，且可以抑制晶体管的阈值电压的漂移，从而使晶体管可常闭。
另外，在对栅电极施加负电压时，存在于氧化物半导体层中的氢离子移动到栅极绝缘层一侧并蓄积在氧化物半导体层与栅极绝缘层之间的界面中的氧化物半导体层一侧。由此，晶体管的阈值电压向负一侧漂移。
注意，在停止将电压施加到栅电极并放置晶体管时，正电荷从电荷俘获中心释放，晶体管的阈值电压向正一侧漂移，从而返回到初始状态，或者，超出初始状态漂移到正一侧。这些现象意味着在氧化物半导体层中存在有容易移动的离子。可以认为最容易移动的离子是作为最小原子的氢离子。
注意，在底栅晶体管中，当在栅极绝缘层上形成氧化物半导体层、之后进行热处理时，不仅可以去除包含在氧化物半导体层中的水或氢，而且可以去除包含在栅极绝缘层中的水或氢。因此，栅极绝缘层包括少量的电荷俘获中心。
当对氧化物半导体层照射具有给定量以上的光能的光时，可以切断氧化物半导体层中的金属元素（M）与氢原子（H）的键合（也称为M-H键）。注意，波长为400nm左右的光能和金属元素与氢原子间的键合能相等或大致相等。当对其中氧化物半导体层中的金属元素与氢原子间的键合被切断的晶体管施加负栅极偏压时，从金属元素脱离的氢离子被吸引到栅电极一侧，由此电荷分布发生变化，晶体管的阈值电压向负一侧漂移，且晶体管呈现常通的趋势。
注意，通过停止电压的施加，由于晶体管的光照射和负栅极偏压的施加而移动到与栅极绝缘层的界面的氢离子恢复到初始状态。这可被视为氧化物半导体层中的离子移动的典型例子。
为了减少这种因电压施加而导致的电特性变动（BT劣化）或因光照射而导致的电特性变动（光劣化），有效的是，从氧化物半导体层彻底去除氢原子或诸如水等包含氢原子的杂质来使氧化物半导体层高纯度化。
在氧化物半导体层中的电荷密度为1x1015cm-3，即单位面积的电荷为1x1010cm-2的情况下，该电荷密度不影响到晶体管的特性，或者即使有影响也是很小的。因此，电荷密度优选为1x1015cm-3以下。
注意，通过向氧化物半导体层中供氧，氧原子（O）与氢原子（H）耦合而稳定化。因此，作为与氧化物半导体层在背沟道一侧接触的基底绝缘层或保护绝缘层，优选使用氧过剩的氧化硅（SiOx（X>2））。氧过剩的氧化硅可以向氧化物半导体层中及其界面供氧。在氧过剩的氧化硅（SiOx（X>2））中，单位体积的氧原子数多于硅原子数的两倍。单位体积的硅原子数及氧原子数通过卢瑟福背散射光谱测定法测量。
至于氧化硅，一般地已知SiOx（X=2）在化学上稳定。在SiOx（X>2）的情况下，通过施加诸如热等的能量，超过化学计量比的氧容易放出到外部。
本发明的一个实施方式是一种半导体器件或半导体器件的制造方法，其技术思想在于：在包括氧化物半导体的顶栅晶体管中，使用氧过剩的氧化硅（SiOx（X>2））作为基底绝缘层。
通过使用氧过剩的氧化硅（SiOx（X>2））作为基底绝缘层，可以充分地抑制由于半导体器件的工作等而可能产生的电荷等被基底绝缘层与氧化物半导体层之间的界面俘获。此影响是由于基底绝缘层中的超过化学计量比的过剩氧降低了氧化物半导体层与基底绝缘层的界面态密度的缘故。
即，尽管在氧化物半导体层中产生氧缺陷时难以抑制基底绝缘层与氧化物半导体层之间的界面处的电荷俘获，但是通过使用氧过剩的氧化硅（SiOx（X>2））作为基底绝缘层，超过化学计量比的过剩氧降低氧化物半导体层中的界面态密度及氧缺陷，并且可以减小氧化物半导体层与基底绝缘层之间的界面的电荷俘获的影响。
在一些情形中，由于氧化物半导体层的氧缺陷可产生电荷。一般来说，氧化物半导体层中的氧缺陷成用作供体，从而生成作为载流子的电子。结果，晶体管的阈值电压漂移到负方向。但是，氧从基底绝缘层供给到氧化物半导体层中的氧缺陷，由此抑制阈值电压漂移到负方向。
以此方式，根据本发明的一个实施方式的效果是由于使用氧过剩的氧化硅（SiOx（X>2））作为基底绝缘层而获得的。
通过抑制基底绝缘层与氧化物半导体层之间的界面处的电荷俘获的上述效果，可以抑制包括氧化物半导体的晶体管的截止电流的增加及阈值电压的变动等的不良现象，并且此外可以提高半导体器件的可靠性。
注意，优选基底绝缘层与氧化物半导体层相比具有足够的厚度。这是由于以下原因：当基底绝缘层比氧化物半导体层薄时，不能充分地对氧化物半导体层供氧。“具有足够的厚度”是指氧化硅膜的厚度大于100nm。
本发明的一个实施方式是一种半导体器件，包括：基底绝缘层；氧化物半导体层；与氧化物半导体层电连接的源电极及漏电极；其一部分与氧化物半导体层接触的栅极绝缘层；以及栅极绝缘层上的栅电极。使用氧过剩的氧化硅（SiOx（X>2））作为基底绝缘层。
在上述结构中，可包括覆盖栅极绝缘层及栅电极的保护绝缘层。另外，可在氧化物半导体层的下方设置导电层。
本发明的一个实施方式是一种半导体器件或半导体器件的制造方法，其技术思想在于：在包括氧化物半导体的底栅晶体管中，使用氧过剩的氧化硅（SiOx（X>2））作为保护绝缘层。
通过使用氧过剩的氧化硅（SiOx（X>2））作为保护绝缘层，可以充分地抑制由于半导体器件的工作等而可能产生的电荷等被保护绝缘层与氧化物半导体层之间的界面俘获。此效果是由于保护绝缘层中的超过化学计量比的过剩氧降低了氧化物半导体层与保护绝缘层之间的界面态密度的缘故。
即，尽管在氧化物半导体层中产生氧缺陷时难以抑制保护绝缘层与氧化物半导体层之间的界面处的电荷俘获，但是通过使用氧过剩的氧化硅（SiOx（X>2））作为保护绝缘层，超过化学计量比的过剩氧降低氧化物半导体层的界面态密度及氧缺陷，并且能够减小氧化物半导体层与保护绝缘层之间的界面处的电荷俘获的影响。
以此方式，根据本发明的一个实施方式的效果是由于使用氧过剩的氧化硅（SiOx（X>2））作为保护绝缘层而获得的。
通过抑制保护绝缘层与氧化物半导体层之间的界面处的电荷俘获的上述效果，可以抑制包括氧化物半导体的晶体管的截止电流的增加及阈值电压的变动等的不良现象，并且可以提高半导体器件的可靠性。
注意，优选保护绝缘层与氧化物半导体层相比具有足够的厚度。这是由于以下原因：当保护绝缘层比氧化物半导体层薄时，不能充分地向氧化物半导体层供氧。
本发明的一个实施方式是一种半导体器件，包括：基底绝缘层；栅电极；栅极绝缘层；隔着所述栅极绝缘层在所述栅电极上的氧化物半导体层；与氧化物半导体层电连接的源电极及漏电极；以及所述源电极及所述漏电极上的其一部分与所述氧化物半导体层接触的保护绝缘层，其中使用氧过剩的氧化硅（SiOx（X>2））作为保护绝缘层。
在上述结构中，可在氧化物半导体层的下方设置导电层。
在上述结构中，根据源电极与漏电极之间的间隔确定的晶体管的沟道长度L可为10nm以上且10μm以下，优选为0.1μm至0.5μm。沟道长度L可以为10μm以上。沟道宽度W可为10μm以上。
根据本发明的一个实施方式，通过使用氧过剩的氧化硅（SiOx（X>2））作为顶栅结构的基底绝缘层或底栅结构的保护绝缘层，可改善光照射或BT试验前后之间电特性的不稳定性。因此，提供具有稳定电特性的晶体管。
附图说明
图1A至图1C是示出作为本发明的一个实施方式的半导体器件的一个示例的平面图及截面图；
图2A至图2D是各自示出作为本发明的一个实施方式的半导体器件的一个示例的截面图；
图3A至图3E是示出作为本发明的一个实施方式的半导体器件的制造工艺的一个示例的截面图；
图4A至图4E是示出作为本发明的一个实施方式的半导体器件的制造工艺的一个示例的截面图；
图5A至图5E是示出作为本发明的一个实施方式的半导体器件的制造工艺的一个示例的截面图；
图6A至图6E是示出作为本发明的一个实施方式的半导体器件的制造工艺的一个示例的截面图；
图7A至图7E是示出作为本发明的一个实施方式的半导体器件的制造工艺的一个示例的截面图；
图8A至图8C各自说明作为本发明的一个实施方式的半导体器件的一个方式；
图9说明作为本发明的一个实施方式的半导体器件的一个方式；
图10说明作为本发明的一个实施方式的半导体器件的一个方式；
图11说明作为本发明的一个实施方式的半导体器件的一个方式；
图12A至图12F各自示出作为本发明的一个实施方式的半导体器件的电子设备；
图13A和图13B各自示出作为本发明实施例的半导体器件的晶体管特性；
图14示出在本发明的实施例中使用的光源的发光光谱；
图15A和图15B各自示出作为本发明实施例的半导体器件的晶体管特性；
图16示出在本发明的实施例中使用的半导体器件的结构。
具体实施方式
下面，将参照附图详细描述本发明的各个实施方式。但是，本发明不局限于以下描述，所属技术领域的普通技术人员容易理解，其方式和详细内容可以被变换为各种各样的形式。因此，本发明不应该被解释为限于以下对各个实施方式的描述。当参照附图描述本发明的结构时，在不同的附图中共同使用相同的附图标记来表示相同的部分。注意，当表示相同的部分时使用相同的阴影线，而不特别附加附图标记。
注意，为方便起见，在本说明书中使用了第一、第二等序数词，而该序数词并不表示步骤顺序或叠层顺序。此外，该序数词在本说明书中不表示用来详细说明本发明的固有名称。
[实施方式1]
在本实施方式中，将参照图1A-1C、图2A-2D、图3A-3E、图4A-4E、图5A-5E、图6A-6E至图7A-7E对半导体器件及半导体器件的制造方法的多个方式进行描述。
图1A至图1C是作为本发明的一个实施方式的半导体器件的示例，示出顶栅顶接触型晶体管151的平面图及截面图。在这里，图1A是平面图，图1B是沿图1A中A-B的截面图，而图1C是沿图1A中C-D的截面图。注意，在图1A中，为了简洁起见省略晶体管151的一些组件（例如，栅极绝缘层112等）。
图1A至图1C所示的晶体管151包括衬底100上的基底绝缘层102、氧化物半导体层106、源电极108a、漏电极108b、栅极绝缘层112、以及栅电极114。
作为基底绝缘层102的材料，可使用氧过剩的氧化硅（SiOx（X>2））。在氧过剩的氧化硅（SiOx（X>2））中，单位体积的氧原子数多于硅原子数的两倍。单位体积的硅原子数及氧原子数通过卢瑟福背散射光谱测定法测量。基底绝缘层102可以通过层叠使用从氮化硅、氮氧化硅、氧化铝、氮化铝或它们的混合材料等中选择的材料来形成。例如，使用氮化硅层与氧化硅层的分层结构作为基底绝缘层102，由此防止水分从衬底等进入晶体管151。当采用分层结构形成基底绝缘层102时，优选使用诸如氧化硅等的氧化物层作为一侧与氧化物半导体层106接触的层。注意，基底绝缘层102用作晶体管151的基底层。通过使用氧过剩的氧化硅（SiOx（X>2））作为基底绝缘层102，超过化学计量比的过剩氧降低氧化物半导体层106的界面态密度及氧缺陷，并且能够减小氧化物半导体层106与基底绝缘层102之间的界面处的电荷俘获的影响。
在这里，氮氧化硅是指在其组成上氮含量高于氧含量的物质，例如，包含浓度为5原子％以上且30原子％以下的氧、20原子％以上且55原子％以下的氮、25原子％以上且35原子％以下的硅以及10原子％以上且25原子％以下的氢的物质。注意，在本说明书中，氧氮化硅是指在其组成上氧含量多于氮含量的物质。例如，氧氮化硅包含50原子％以上且70原子％以下的氧、0.5原子％以上且15原子％以下的氮、25原子％以上且35原子％以下的硅以及0.1原子％以上且10原子％以下的氢的物质。注意，上述范围是通过采用卢瑟福背散射分析（RBS）或氢前散射分析（HFS）获得的值。此外，构成元素的百分比的总计不超过100原子％。
作为用于氧化物半导体层的材料，该氧化物半导体层含有选自In、Ga、Sn、Zn、Al、Mg、Hf和镧系元素中的至少一种以上的元素。例如，可以使用：诸如基于In-Sn-Ga-Zn-O的材料的四组分金属氧化物材料；诸如基于In-Ga-Zn-O的材料、基于In-Sn-Zn-O的材料、基于In-Al-Zn-O的材料、基于Sn-Ga-Zn-O的材料、基于Al-Ga-Zn-O的材料、基于Sn-Al-Zn-O的材料、基于In-Hf-Zn-O的材料、基于In-La-Zn-O的材料、基于In-Ce-Zn-O的材料、基于In-Pr-Zn-O的材料、基于In-Nd-Zn-O的材料、基于In-Pm-Zn-O的材料、基于In-Sm-Zn-O的材料、基于In-Eu-Zn-O的材料、基于In-Gd-Zn-O的材料、基于In-Er-Zn-O的材料、基于In-Tm-Zn-O的材料、基于In-Yb-Zn-O的材料、基于In-Lu-Zn-O的材料的三组分金属氧化物材料；诸如基于In-Zn-O的材料、基于Sn-Zn-O的材料、基于Al-Zn-O的材料、基于Zn-Mg-O的材料、基于Sn-Mg-O的材料、基于In-Mg-O的材料、基于In-Ga-O的材料的二组分金属氧化物材料；诸如基于In-O的材料、基于Sn-O的材料、基于Zn-O的材料的单组分金属氧化物材料等。另外，上述材料可含有SiO2。在此，例如，基于In-Ga-Zn-O的材料是指含有铟（In）、镓（Ga）、锌（Zn）的氧化物层，对其组成比没有特别的限制。另外，基于In-Ga-Zn-O的氧化物半导体可以包含In、Ga、Zn以外的元素。作为示例，当使用基于In-Zn-O的材料时，原子数比为In:Zn=0.5:1以上且50:1以下，优选为In:Zn=1:1以上且20:1以下，更优选为In:Zn=3:2以上且30:2以下。Zn的原子数比在上述范围内，由此可以提高晶体管的场效应迁移率。在这里，化合物的原子数比为In:Zn:O=X:Y:Z，优选Z>1.5X+Y。
作为氧化物半导体层，可以采用使用由化学式InMO3（ZnO）m（m>0）表示的材料的薄膜。在这里，M表示选自Ga、Al、Mn及Co中的一种或多种金属元素。例如，M可以是Ga、Ga及Al、Ga及Mn或Ga及Co等。
优选采用带隙为3eV以上，优选为3eV以上且小于3.6eV的材料来形成氧化物半导体层。另外，优选该材料的电子亲和力为4eV以上，优选为4eV以上且小于4.9eV。在上述材料中，合乎需要的是采用源自供体或受体的载流子浓度为低于1×1014cm-3，优选为低于1×1011cm-3的材料。并且，氧化物半导体层的氢浓度优选为低于1×1018cm-3，更优选为低于1×1016cm-3。上述氧化物半导体层通过高纯度化被i型（本征）化。使用上述氧化物半导体层形成活性层的薄膜晶体管可以具有极低的截止状态电流，即1zA（zeptoampere：仄普托安培，10-21A）（当转换为电阻时为极高的值，即1020Ω至1021Ω）。
当氧化物半导体层与基底绝缘层彼此接触时，可以降低基底绝缘层102与氧化物半导体层106的界面态密度及氧化物半导体层106中的氧缺陷。通过上述界面态密度的降低，可以使BT试验后的阈值电压变动小。
考虑到晶体管的栅极绝缘层的功能，可采用诸如氧化铪或氧化铝等的具有高介电常数的材料作为栅极绝缘层112。另外，考虑到栅极耐压或与氧化物半导体的界面状态等，可以在氧化硅、氧氮化硅、氮化硅上层叠诸如氧化铪或氧化铝等的具有高介电常数的材料。当使用氧化硅时，优选采用与基底绝缘层102相同的结构。超过化学计量比的氧可以降低氧化物半导体层106中的界面态密度及氧缺陷，并使氧化物半导体层106与栅极绝缘层112之间的界面中的电荷俘获的影响小。
此外，可以在晶体管151上设置保护绝缘层。保护绝缘层可以具有与基底绝缘层102相同的结构。另外，为了使源电极108a或漏电极108b与布线电连接，可以在基底绝缘层102、栅极绝缘层112等中形成有开口部。可以进一步在氧化物半导体层106的下方设置第二栅电极。注意，氧化物半导体层106优选被加工为岛状，但是并非必需被加工为岛状。
图2A至图2D示出具有与晶体管151不同的结构的晶体管的截面结构。
图2A所示的晶体管152与晶体管151的相同之处在于包括基底绝缘层102、氧化物半导体层106、源电极108a、漏电极108b、栅极绝缘层112、栅电极114。晶体管152与晶体管151的不同之处在于氧化物半导体层106与源电极108a和漏电极108b连接的位置。即，在晶体管152中，氧化物半导体层106的下部与源电极108a和漏电极108b接触。其他构成要素与图1A至图1C的晶体管151相同。
图2B所示的晶体管153与晶体管152的相同之处包括基底绝缘层102、氧化物半导体层106、源电极108a、漏电极108b、栅极绝缘层112、栅电极114。晶体管153与晶体管152的不同之处在于栅电极相对于氧化物半导体层106的位置。即，在晶体管153中，在氧化物半导体层106的下部隔着栅极绝缘层112设置有栅电极。另外，在晶体管153中，保护绝缘层124设置成覆盖源电极108a、漏电极108b及氧化物半导体层106。其他构成要素与图2A的晶体管152相同。在晶体管153中，与氧化物半导体层106接触的保护绝缘层124可以采用与晶体管151的基底绝缘层102相同的结构，并使用氧过剩的氧化硅（SiOx（x>2））形成。
图2C所示的晶体管154与晶体管151的相同之处在于包括基底绝缘层102、氧化物半导体层106、源电极108a、漏电极108b、栅极绝缘层112、栅电极114。晶体管154与晶体管151的不同之处在于栅电极相对于氧化物半导体层106的位置。即，在晶体管154中，在氧化物半导体层106的下部隔着栅极绝缘层112设置有栅电极。另外，在晶体管154中，保护绝缘层124设置成覆盖源电极108a、漏电极108b及氧化物半导体层106。其他构成要素与图1A至图1C的晶体管151相同。在晶体管154中，与氧化物半导体层106接触的保护绝缘层124可以采用与晶体管151的基底绝缘层102相同的结构，且使用氧过剩的氧化硅（SiOx（x>2））形成。
图2D所示的晶体管155与晶体管151及晶体管152的相同之处在于包括基底绝缘层102、栅极绝缘层112、栅电极114、源电极108a、漏电极108b。晶体管155与晶体管151及晶体管152的不同之处在于，在氧化物半导体层中的同一平面上形成有沟道区126、源区122a、漏区122b。源区122a及漏区122b通过保护绝缘层124分别与源电极108a及漏电极108b连接。注意，在图2D中，虽然栅极绝缘层112只设置在栅电极114的下部，但是本实施例不局限于该结构。例如，栅极绝缘层112可以设置成覆盖包括沟道区126、源区122a、漏区122b的氧化物半导体层。
基底绝缘层102可以采用与晶体管151的基底绝缘层102相同的结构。
以下参照图3A至图3E和图4A至图4E对图1A至图1C所示的晶体管的制造工艺的示例进行说明。
首先，参照图3A至图3E对图1A至图1C所示的晶体管151的制造工艺的示例进行说明。
在衬底100上形成基底绝缘层102（参照图3A）。本实施方式的特征在于使用氧过剩的氧化硅（SiOx（x>2））作为基底绝缘层102。
尽管对衬底100的材质等没有具体的限制，但是该衬底必需具有足够高以耐受后面执行的热处理的耐热性。例如，可以使用玻璃衬底、陶瓷衬底、石英衬底、或蓝宝石衬底等作为衬底100。或者，也可以将硅或碳化硅等制成的单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等用作衬底100。再或者，也可以将进一步设置有半导体元件的这些衬底的任一个用作衬底100。
替代地，也可以使用柔性衬底作为衬底100。在该情形中，可以直接在柔性衬底上制造晶体管。注意，作为用于在柔性衬底上设置晶体管的方法，可以举出如下方法：使用不具有柔性的衬底作为衬底100，在其上形成晶体管之后，将晶体管分离并转置到柔性衬底上。在这种情况下，优选在衬底100与晶体管之间设置分离层。
作为基底绝缘层102的形成方法，例如可以采用等离子体CVD法或溅射法等。优选使用溅射法。使用氧过剩的氧化硅（SiOx（X>2））作为基底绝缘层102。另外，基底绝缘层102还可以使用选自氮化硅、氮氧化硅、氧化铝、氮化铝或它们的混合材料等的材料的叠层形成。当采用叠层结构形成基底绝缘层102时，优选采用氧过剩的氧化硅（SiOx（X>2））作为与氧化物半导体层106接触一侧的层。基底绝缘层102的总厚度优选超过100nm，更优选为300nm以上。通过具有较大厚度的基底绝缘层102，可以增加基底绝缘层102的氧放出量。
为了利用溅射法形成氧过剩的氧化硅（SiOx（X>2）），当使用氧或氧与稀有气体（氦、氖、氩、氪、氙等）的混合气体作为成膜气体时，优选提高氧与稀有气体的混合气体的混合比中的氧比例。例如，优选将整个气体中的氧浓度设定为20％以上且100％以下。
例如，使用石英（优选为合成石英）作为靶材，在如下条件下利用RF溅射法形成氧化硅：衬底温度为30℃以上且450℃以下（优选为70℃以上且200℃以下）；衬底与靶材之间的距离（T-S间距离）为20mm以上且400mm以下（优选为40mm以上且200mm以下）；压力为0.1Pa以上且4Pa以下（优选为0.2Pa以上且1.2Pa以下）；高频电源为0.5kW以上且12kW以下（优选为1kW以上且5kW以下）；并且成膜气体中的O2/（O2+Ar）的比例设定为超过20％且100％以下（优选为50％以上且100％以下）。注意，还可以使用硅靶材代替石英（优选为合成石英）靶材。注意，使用氧气体或氧及氩的混合气体作为成膜气体。
接着，在基底绝缘层102上形成氧化物半导体层，然后对该氧化物半导体层进行加工来形成岛状氧化物半导体层106（参照图3B）。
氧化物半导体层例如可以使用溅射法、真空蒸镀法、脉冲激光沉积法、CVD法等来形成。氧化物半导体层的厚度优选为3nm以上且50nm以下。如果将氧化物半导体层的厚度设定为太厚（例如，将厚度设定为100nm以上），则短沟道效应的影响变大，尺寸小的晶体管有可能成为常通型。在此，“常通型”是指即使不对栅电极施加电压也有沟道，而电流流过晶体管的状态。注意，优选不接触大气的情况下连续地形成基底绝缘层102及氧化物半导体层。
例如，通过使用基于In-Ga-Zn-O的氧化物靶材的溅射法形成氧化物半导体层。
作为基于In-Ga-Zn-O的氧化物靶材，例如可以使用具有In2O3:Ga2O3:ZnO=1:1:1[摩尔数比]的组成比的氧化物靶材。注意，靶材的材料及组成比不局限于上述记载。例如还可以使用具有In2O3:Ga2O3:ZnO=1:1:2[摩尔数比]的组成比的氧化物靶材。
氧化物靶材的相对密度为90％以上且100％以下，优选为95％以上且99.9％以下。通过使用相对密度高的金属氧化物靶材，可以形成致密的氧化物半导体层。
可在稀有气体气氛下、氧气氛下或稀有气体和氧的混合气体气氛下等进行沉积。另外，为了防止在氧化物半导体层中混入氢、水、羟基或氢化物等，优选采用使用充分去除了氢、水、羟基或氢化物等的杂质的高纯度气体的气氛。
可以对氧化物半导体层进行含有氧的等离子体处理。通过对氧化物半导体层进行含氧的等离子体处理，可以使氧化物半导体层中和/或氧化物半导体层界面附近含有氧。在该情形中，氧化物半导体层中氧的含有量超过氧化物半导体层的化学量比的程度，优选为大于化学量比的一倍且小于化学量比的两倍。或者，当氧化物半导体层的材料为单晶的情形中的氧量为Y时，氧含量可超过Y，优选为大于Y且小于2Y。或者，当以不进行氧掺杂处理时的绝缘膜中的氧量Z为基准时，氧含量可超过Z，优选为大于Z且小于2Z。在上述优选的范围中存在有上限的原因在于在氧含量过多时，如氢储存合金（储氢合金）那样反而氧化物半导体层会吸收氢。注意，在氧化物半导体层中氧含量大于氢含量。
例如，可以采用如下方法形成氧化物半导体层。
沉积条件的一个示例如下：衬底与靶材之间的距离为60mm；压力为0.4Pa；直流（DC）功率为0.5kW；沉积气氛为氩和氧的混合气氛（氧流量比为33％）。注意，优选使用脉冲DC溅射法，因为可以减少沉积时产生的粉状物质（也称为微粒或尘屑），并且膜厚度也均匀。
首先，将衬底100放置在保持为减压状态的沉积室内，并且将衬底温度设定为100℃以上且600℃以下，优选设定为200℃以上且400℃以下。这是因为通过在加热衬底100的状态下进行沉积，可以降低包含在氧化物半导体层中的过剩的氢（包括水或羟基）或其他杂质的浓度。另外，可以减轻由于溅射而发生的损伤。氧从基底绝缘层102放出，而可以降低氧化物半导体层中的氧缺陷以及基底绝缘层102与氧化物半导体层之间的界面态密度。
注意，在利用溅射法形成氧化物半导体层106之前，也可以进行通过引入稀有气体来产生等离子体的反溅射来去除氧化物半导体层形成表面（例如，基底绝缘层102的表面）上的附着物。这里，反溅射是指以下方法：通常的溅射是使离子碰撞溅射靶材，而反溅射与其相反，其通过使离子碰撞处理表面来使表面改性。作为使离子碰撞处理表面的方法，可以举出在氩气氛下对处理表面一侧施加高频电压来在被处理物附近生成等离子体的方法等。注意，也可以使用氮、氦、氧等气氛代替氩气氛。
通过在氧化物半导体层上形成期望形状的掩模之后对该氧化物半导体层进行蚀刻可以进行氧化物半导体层106的加工。上述掩模可以利用诸如光刻等的方法形成。或者，也可以利用诸如喷墨法等的方法形成掩模。
注意，氧化物半导体层的蚀刻可以采用干蚀刻或湿蚀刻。当然，也可以组合使用上述蚀刻。
然后，也可以对氧化物半导体层进行热处理（第一热处理）。通过该第一热处理，可以去除氧化物半导体层中的过量的氢（包括水及羟基）且可使氧化物半导体层的结构有序。将第一热处理的温度设定为100℃以上且650℃以下或低于衬底的应变点，优选设定为250℃以上且600℃以下。热处理的气氛为氧化性气体气氛或惰性气体气氛。
注意，惰性气体气氛是指以氮或稀有气体（氦、氖、氩等）为主要成分的气氛，优选不包含水、氢等。例如，将引入热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N（99.9999％）以上，更优选设定为7N（99.99999％）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。惰性气体气氛是指以惰性气体为主要成分的气氛，即反应性气体为低于10ppm的气氛。反应性气体是指与硅或金属等起反应的气体。
注意，氧化性气体是指氧、臭氧或一氧化二氮等，优选不包含水、氢等。例如，引入热处理装置中的氧、臭氧或一氧化二氮的纯度设定为6N（99.9999％）以上，更优选设定为7N（99.99999％）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。作为氧化性气体气氛，也可以将氧化性气体和惰性气体混合而使用，其中至少包含10ppm以上的氧化性气体。
通过该第一热处理，氧从基底绝缘层102放出，从而可以降低基底绝缘层102与氧化物半导体层106之间的界面态密度以及氧化物半导体层106中的氧缺陷。通过上述界面态密度的降低，可以使BT试验后的阈值电压变动小。通常，已知氧化物半导体层中的氧缺陷用作为供体，并且引发作为载流子的电子。在氧化物半导体层106中产生电子时，晶体管151的阈值电压向负方向漂移，晶体管151容易成为常导通型。通过补偿氧化物半导体层106中的氧缺陷，可以降低阈值电压向负方向漂移的量。
作为热处理，例如，可以将被处理物放入使用电阻发热体等的电炉中，并在氮气氛下以350℃加热1小时。在此期间，不使氧化物半导体层接触大气以防止水或氢的混入。
热处理装置不限于电炉，热处理装置可以是利用被加热的气体等的介质的热传导或热辐射来加热被处理物的装置。例如，可以使用GRTA（气体快速热退火）装置、LRTA（灯快速热退火）装置等的RTA（快速热退火）装置。LRTA装置是通过从诸如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等的灯发射的光（电磁波）辐射来加热被处理物的装置。GRTA装置是利用高温气体进行热处理的装置。作为气体，使用诸如氩等稀有气体或氮等即使通过热处理也不与被处理物起反应的惰性气体。
例如，作为第一热处理，也可以进行如下GRTA处理。将被处理物引入到被加热的惰性气体气氛中，加热几分钟，然后从该惰性气体气氛中抽出被处理物。GRTA处理实现短时间内的高温热处理。另外，即使温度条件超过被处理物的耐热温度，也可以应用GRTA处理。注意，在处理中，还可以将惰性气体气氛变为含有氧化性气体的气氛。这是因为：通过在含有氧化性气体的气氛中进行第一热处理，可以补偿氧化物半导体层106中的氧缺陷并降低由于氧缺陷而引起的能隙中的缺陷能级。
上述热处理（第一热处理）具有去除过剩的氢（包括水或羟基）等的效果，由此可以将该热处理也称为脱水化处理、脱氢化处理等。该脱水化处理、脱氢化处理例如也可以在将氧化物半导体层加工为岛状之后等之后进行。这种脱水化处理、脱氢化处理不局限于进行一次，而也可以进行多次。
注意，在此说明书中，将氧化物半导体层106加工为岛状，之后进行第一热处理。但是本发明的实施例不局限于此。也可以在进行第一热处理之后加工氧化物半导体层106。
接着，在基底绝缘层102及氧化物半导体层106上形成用于形成源电极及漏电极（包括与该源电极及漏电极在同一层中形成的布线）的导电层，并加工该导电层，以彼此有间隔的方式形成源电极108a及漏电极108b（参照图3C）。由在此形成的源电极108a的端部与漏电极108b的端部的间隔决定晶体管的沟道长度L。
作为用于源电极108a及漏电极108b的导电层，例如可以使用包含选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属层或者以上述元素的任一种为成分的金属氮化物层（例如，氮化钛层、氮化钼层、氮化钨层）等。也可以采用另一结构，其中在Al、Cu等的低熔点且低电阻的金属层的下侧和上侧中的一方或双方层叠Ti、Mo、W等的高熔点金属层或者这些元素的任一种的金属氮化物层（氮化钛层、氮化钼层、氮化钨层）。
此外，用于源电极108a及漏电极108b的导电层也可以使用导电金属氧化物形成。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟氧化锡合金（In2O3-SnO2，缩写为ITO）、氧化铟氧化锌合金（In2O3-ZnO）或其中包含硅或氧化硅的这些金属氧化物材料中的任一种材料。
可以通过使用抗蚀剂掩模的蚀刻来进行导电层的加工。当形成用于该蚀刻的抗蚀剂掩模时使用的曝光，优选使用紫外线、KrF激光或ArF激光等。
为了使沟道长度L短于25nm，例如，优选使用波长极短即几nm至几十nm的超紫外线（Extreme Ultraviolet）进行形成抗蚀剂掩模时的曝光。在利用超紫外线的曝光中，分辨率高且景深大。从而，可以将后面形成的晶体管的沟道长度L缩短，从而可以使电路的工作速度加快。
也可以使用利用所谓多级灰度掩模形成的抗蚀剂掩模进行蚀刻。使用多级灰度掩模形成的抗蚀剂掩模具有多种厚度，并且可以通过灰化进一步改变其形状；因此可以将其用于加工为不同图案的多个蚀刻步骤。由此，可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。换言之，可以实现工艺步骤的简化。
注意，在蚀刻导电层时，有时氧化物半导体层106的一部分被蚀刻，从而形成具有槽部（凹部）的氧化物半导体层。
然后，也可以进行使用诸如氧、臭氧、一氧化二氮等的气体的等离子体处理，从而对露出的氧化物半导体层106的表面氧化，并补偿氧缺陷。在进行等离子体处理的情况下，优选在该等离子体处理之后不接触大气地形成与氧化物半导体层106的一部分接触的栅极绝缘层112。
接着，栅极绝缘层112形成为覆盖源电极108a及漏电极108b且与氧化物半导体层106的一部分接触（参照图3D）。
注意，考虑到晶体管的栅极绝缘层的功能，栅极绝缘层112也可以采用诸如氧化铪或氧化铝等的相对介电常数高的材料。另外，考虑到栅极耐压和与氧化物半导体之间的界面状态，也可以在氧化硅、氧氮化硅或氮化硅上层叠诸如氧化铪或氧化铝等的相对介电常数高的材料。栅极绝缘层112的总厚度优选为1nm以上且300nm以下，更优选为5nm以上且50nm以下。栅极绝缘层越厚，短沟道效应增强越多，且阈值电压倾向于向负方向漂移。另一方面，已知当栅极绝缘层的厚度为小于5nm时因隧道电流而发生的泄漏电流增大。通过将栅极绝缘层的厚度设定为5nm以上且50nm以下，可以降低BT试验后阈值电压的变动。当使用氧化硅作为栅极绝缘层时，优选采用与基底绝缘层102相同的结构。
在形成栅极绝缘层112之后，也可以进行第二热处理。将第二热处理的温度设定为250℃以上且700℃以下，优选设定为350℃以上且600℃以下或低于衬底的应变点。
第二热处理可在氧化性气体气氛下或惰性气体气氛下进行，但是优选在气氛中不包含水、氢等。另外，优选将引入到热处理装置中的气体的纯度设定为6N（99.9999％）以上，更优选设定为7N（99.99999％）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。
第二热处理可以减少栅极绝缘层112中的缺陷。
注意，第二热处理的时序只要在形成栅极绝缘层112之后就没有特别的限制。例如，可以在形成栅电极114之后进行第二热处理。
然后，形成栅电极114（参照图3E）。栅电极114可以使用诸如钼、钛、钽、钨、铝、铜、钕、钪等的金属材料、这些材料的任一种的氮化物或以上述金属材料为主要成分的合金材料形成。注意，栅电极114既可以采用单层结构，又可以采用叠层结构。
通过上述工艺形成晶体管151。
接着，参照图4A至图4E对图2A所示的晶体管152的制造工艺的一个示例进行说明。注意，在没有特别说明的情况下，作为由与晶体管151相同的附图标记所标示的层、电极，可以参照晶体管151的形成方法。
首先，在衬底100上形成基底绝缘层102（参照图4A）。基底绝缘层102使用氧过剩的氧化硅（SiOx（X>2））形成。
接着，在基底绝缘层102上形成用于形成源电极及漏电极（包括使用与该源电极及漏电极相同的层形成的布线）的导电层，并加工该导电层，以彼此有间隔的方式形成源电极108a及漏电极108b（参照图4B）。
然后，在基底绝缘层102上形成与源电极108a及漏电极108b接触的氧化物半导体层，并且加工该氧化物半导体层来形成岛状氧化物半导体层106（参照图4C）。然后，也可以与晶体管151同样地进行第一热处理。
接着，栅极绝缘层112形成为覆盖源电极108a及漏电极108b且与氧化物半导体层106的一部分接触（参照图4D）。然后，也可以与晶体管151同样地进行第二热处理。
然后，形成栅电极114（参照图4E）。
通过上述工艺形成晶体管152。
注意，当电荷被俘获到氧化物半导体层的界面时，晶体管的阈值电压漂移。例如，当正电荷被俘获到背沟道一侧时，晶体管的阈值电压向负方向漂移。作为这些电荷俘获的原因之一，可以给出阳离子（或引发阳离子的原子）的移动及俘获的模型。在本实施方式中，通过使用氧过剩的氧化硅（SiOx（X>2））作为基底绝缘层，可以降低氧化物半导体层与基底绝缘层之间的界面态密度。因此，在上述模型中，可以抑制在上述模型中设想的电荷俘获，从而可以抑制晶体管的阈值电压的漂移。
接着，参照图5A至图5E对图2B所示的晶体管153的制造工艺的一个示例进行说明。注意，在没有特别说明的情况下，作为由与晶体管151相同的符号标示的层、电极，可以参照晶体管151的形成方法。
首先，在衬底100上形成基底绝缘层102（参照图5A）。在此，基底绝缘层102可以用使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝等的一个或多个的单层或叠层形成。
接着，在基底绝缘层102上形成栅电极114（参照图5B）。
接着，在栅电极114上形成栅极绝缘层112（参照图5C）。
接着，在栅极绝缘层112上形成源电极108a及漏电极108b。形成与所述源电极108a及所述漏电极108b连接的氧化物半导体层，并加工该氧化物半导体层来形成岛状氧化物半导体层106。然后，也可以进行与晶体管151相似的第一热处理（参照图5D）。
接着，保护绝缘层124形成为覆盖氧化物半导体层106、源电极108a及漏电极108b（参照图5E）。作为保护绝缘层124，使用SiOx（X>2）。然后，也可以与晶体管151同样地进行第二热处理。
通过上述工艺形成晶体管153。
接着，参照图6A至图6E对图2C所示的晶体管154的制造工艺的一个示例进行说明。注意，在没有特别说明的情况下，作为由与晶体管151相同的符号标示的层、电极，可以参照晶体管151的形成方法。
首先，在衬底100上形成基底绝缘层102（参照图6A）。在此，基底绝缘层102可以用使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝等一个或多个的单层或叠层形成。
接着，在基底绝缘层102上形成栅电极114（参照图6B）。
然后，在栅电极114上形成栅极绝缘层112（参照图6C）。
接着，在栅极绝缘层112上形成氧化物半导体层，并加工该氧化物半导体层来形成岛状氧化物半导体层106。然后，也可以进行与晶体管151相似的第一热处理。然后，源电极108a及漏电极108b形成为与氧化物半导体层106连接（参照图6D）。
接着，保护绝缘层124形成为覆盖氧化物半导体层106、源电极108a及漏电极108b（参照图6E）。作为保护绝缘层124，使用氧过剩的氧化硅（SiOx（X>2））。然后，也可以与晶体管151相似地进行第二热处理。
通过上述工艺形成晶体管154。
参照图7A至图7E对图2D所示的晶体管155的制造工艺的一个示例进行说明。注意，在没有特别说明的情况下，作为由与晶体管151相同的符号标示的层、电极，可以参照晶体管151的形成方法。
首先，在衬底100上形成基底绝缘层102（参照图7A）。作为基底绝缘层102，使用氧过剩的氧化硅（SiOx（X>2））。
接着，在基底绝缘层102上形成氧化物半导体层，并加工该氧化物半导体层来形成岛状氧化物半导体层106（参照图7B）。然后，也可以与晶体管151相似地进行第一热处理。
接着，形成栅极绝缘层112及栅电极114，并通过光刻将栅极绝缘层112及栅电极114加工为相同的图案（参照图7C）。在此步骤中，也可以加工栅电极114，然后以栅电极114为掩模加工栅极绝缘层112。
接着，将栅电极114用作掩模使氧化物半导体层106的电阻减小，从而形成源区122a及漏区122b。其电阻不被减小的栅电极下的区域用作为沟道区126（参照图7D）。在该情形中，根据栅电极的宽度决定晶体管的沟道长度L。以此方式，通过将栅电极用作掩模进行图案化，不形成栅电极与源区或漏区的重叠，不产生该区域中的寄生电容，从而可以使晶体管的工作速度加快。
接着，形成保护绝缘层124，并且在与源区122a及漏区122b重叠的保护绝缘层124的区域中形成开口部。接着，形成用于形成源电极及漏电极（包括包括与该源电极及漏电极相同的层形成的布线）的导电层，并加工该导电层，以彼此有间隔的方式形成源电极108a及漏电极108b（参照图7E）。
通过上述工艺形成晶体管155。
用于本实施方式中的晶体管的活性层的氧化物半导体层以如下方式高度纯化成i型（本征）氧化物半导体层：通过在形成氧化物半导体层的步骤中加热衬底或在形成氧化物半导体层后进行热处理来从氧化物半导体去除氢（包括水或羟基）等的杂质，并且从使用氧过剩的氧化硅（SiOx（X>2））形成的基底绝缘层或保护绝缘层供给由于上述杂质的去除步骤而同时减少的构成氧化物半导体的主要成分的氧。包括如上所述被高度纯化的氧化物半导体层的晶体管具有低截止电流，电特性变动被抑制，因此是电稳定的。
如上所述，可以提供一种包括具有稳定电特性的氧化物半导体的半导体器件。因此，可以提供可靠性高的半导体器件。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合。
[实施方式2]
可以通过使用在实施方式1中所例示的晶体管制造具有显示功能的半导体器件（也称为显示器件）。此外，将包括晶体管的驱动电路的一部分或全部形成在形成有像素部的衬底上，由此可以形成面板上系统（system-on-panel）。
在图8A中，密封剂205设置成围绕设置在第一衬底201上的像素部202，并且，像素部202密封在第一衬底201与第二衬底206之间。在图8A中，在第一衬底201上的与由密封剂205围绕的区域不同的区域中安装有使用单晶半导体层或多晶半导体层形成在另行制备的衬底上的扫描线驱动电路204和信号线驱动电路203。此外，供应到另行形成的信号线驱动电路203和扫描线驱动电路204以及像素部202的各种信号及电位从FPC（柔性印刷电路）218a、218b供给。
在图8B和图8C中，密封剂205设置成围绕设置在第一衬底201上的像素部202和扫描线驱动电路204。在像素部202和扫描线驱动电路204上设置有第二衬底206。因此，像素部202、扫描线驱动电路204与显示元件一起由第一衬底201、密封剂205以及第二衬底206密封。在图8B和图8C中，在第一衬底201上的与由密封剂205围绕的区域不同的区域中安装有使用单晶半导体层或多晶半导体层形成在另行制备的衬底上的信号线驱动电路203。在图8B和图8C中，供应到另行形成的信号线驱动电路203、扫描线驱动电路204或者像素部202的各种信号及电位从FPC 218供给。
图8B和图8C各自示出另行形成信号线驱动电路203并且将该信号线驱动电路203安装到第一衬底201的示例，但是本发明不局限于该结构。扫描线驱动电路可以另行形成并进行安装，或者可以另行仅形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
注意，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG（玻璃上芯片）方法、引线键合方法或者TAB（卷带式自动接合）方法等。图8A示出通过COG方法安装信号线驱动电路203和扫描线驱动电路204的示例，图8B示出通过COG方法安装信号线驱动电路203的示例，而图8C示出通过TAB方法安装信号线驱动电路203的示例。
此外，显示器件包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。
注意，本说明书中的显示器件是指图像显示器件、显示器件或光源（包括照明器件）。显示器件包括以下模块的任一种：设置有诸如FPC、TAB胶带或TCP的连接器的模块；在TAB胶带或TCP的端部上设置有印刷线路板的模块；以及通过COG方式将IC（集成电路）直接安装到显示元件的模块。
设置在第一衬底上的像素部及扫描线驱动电路包括多个晶体管，并且，可以应用在实施方式1中所述的任一晶体管。
作为设置在显示器件中的显示元件，可以使用液晶元件（也称为液晶显示元件）或发光元件（也称为发光显示元件）。发光元件将根据电流或电压控制亮度的元件包括在其范畴内，具体而言，包括无机EL（电致发光）、有机EL等。此外，也可以应用电子墨水等由于电作用而改变对比度的显示媒体。
参照图9至图11说明半导体器件的一种方式方式。图9、图10和图11对应于沿着图8B的M-N的截面图。
如图9至图11所示，半导体器件包括连接端子电极215及端子电极216。连接端子电极215及端子电极216通过各向异性导电层219电连接到FPC 218所包括的端子。
连接端子电极215由与第一电极层230相同的导电层形成，并且，端子电极216由与晶体管210和晶体管211的源电极及漏电极相同的导电层形成。
设置在第一衬底201上的像素部202和扫描线驱动电路204各自包括多个晶体管。图9、图10和图11各自例示像素部202所包括的晶体管210、以及扫描线驱动电路204所包括的晶体管211。
在本实施方式中，作为晶体管210、晶体管211，可以应用实施方式1中所述的晶体管。晶体管210及晶体管211的电特性变动被抑制，所以晶体管210及晶体管211是电稳定的。因此，作为图9至图11所示的半导体器件，可以提供可靠性高的半导体器件。
设置在像素部202中的晶体管210电连接到显示元件以构成显示面板。只要可以进行显示就对显示元件没有特别的限制，而且可以使用各种各样的显示元件。
注意，图9中描述使用液晶元件作为显示元件的液晶显示器件的示例。在图9中，作为显示元件的液晶元件213包括第一电极层230、第二电极层231以及液晶层208。注意，用作取向层的绝缘层232、233设置成夹持液晶层208。第二电极层231设置在第二衬底206一侧，并且，第一电极层230和第二电极层231夹着液晶层208而层叠。
间隔物235为通过对绝缘层选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制液晶层208的厚度（单元间隙）而设置的。另外，还可以使用球状间隔物。
当使用液晶元件作为显示元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件而呈现胆甾相、近晶相、立方相、手征向列相、均质相等。
另外，还可以使用不需要取向层的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有手性试剂的液晶组成物用于液晶层。由于包含呈现蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为1ms以下，并且其具有光学各向同性，所以不需要取向处理，从而视角依赖性小。另外，由于不需要设置取向层而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以减少制造工艺中的液晶显示器件的不良和破损。从而，可以提高液晶显示器件的生产率。
液晶材料的固有电阻率为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。本说明书中的固有电阻率的值为在20℃测量的值。
考虑到设置在像素部中的晶体管的漏电流等而以能够在预定时段中保持电荷的方式设定形成在液晶显示器件中的存储电容器的大小。通过使用包括高纯度的氧化物半导体层的晶体管，设置电容的大小为各像素中的液晶电容的三分之一以下，优选为五分之一以下的存储电容器，就足够了。
在本实施方式中使用的具有高度纯化的氧化物半导体层的晶体管中，可以降低截止状态中的电流值（截止电流值）。因此，可以延长图像信号等的电信号的保持时间，并且还可以延长电源导通状态下的写入操作之间的间隔。因此，可以降低刷新工作的频度，其可以得到抑制功耗的效果。
在本实施方式中使用的具有高度纯化的氧化物半导体层的晶体管的电场效应迁移率可相对较高，由此可以进行高速驱动。因此，通过将上述晶体管用于液晶显示器件的像素部，可以提供高质量的图像。此外，因为晶体管可单独设置在一个衬底上的驱动电路部与像素部，所以可以削减液晶显示器件的组件数。
液晶显示器件可以采用TN（扭曲向列）模式、IPS（平面内转换）模式、FFS（边缘电场转换）模式、ASM（，轴对称排列微单元）模式、OCB（光学补偿弯曲）模式、FLC（铁电性液晶）模式、以及AFLC（反铁电性液晶）模式等。
优选常黑型液晶显示器件，例如采用垂直取向（VA）模式的透射型液晶显示器件。垂直取向模式是指控制液晶显示面板的液晶分子的取向的一种方式，其中当不施加电压时液晶分子垂直于面板表面取向。作为垂直取向模式给出一些示例。例如，可以给出MVA（多畴垂直取向）模式、PVA（垂直取向构型）模式、ASV模式等。此外，也可以使用将像素分成几个区域（子像素），并且使分子在各个区域中在不同方向上取向的称为畴倍增或者多畴设计的方法。
在显示器件中，适当地设置黑矩阵（遮光层）、诸如偏振构件、相位差构件、或抗反射构件等的光学构件（光学衬底）等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，也可以利用多个发光二极管（LED）作为背光灯来进行分时显示方式（场序制驱动方式）。通过应用场序制驱动方式，可以不使用滤光片地进行彩色显示。
此外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中受到控制的颜色元素不局限于RGB（R对应于红色，G对应于绿色，B对应于蓝色）的三种颜色。例如，也可以采用RGBW（W对应于白色）、或者对RGB追加黄色、青色、品红色等中的一种颜色以上的颜色。此外，也可以按每个颜色元素的点使其显示区域的大小不同。本实施方式不局限于彩色显示的显示器件，而且也可以应用于单色显示的显示器件。
或者，作为显示器件所包括的显示元件，可以应用利用EL的发光元件。利用EL的发光元件根据其发光材料为有机化合物还是无机化合物进行区分，一般来说，将前者称为有机EL元件而将后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括发光性有机化合物的层，以流过电流。并且，这些载流子（电子及空穴）重新结合，使发光性有机化合物形成激发状态，并且当从该激发状态回到基态时发光。由于这种机制，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的微粒分散在粘合剂中，并且其发光机制是利用供体能级和受体能级的供体-受体复合型发光。薄膜型无机EL元件具有一种结构，其中发光层夹在介电层之间，并且这些介电层进一步被电极夹住，其发光机制是利用金属离子的内壳层电子跃迁的定域型发光。注意，这里使用有机EL元件作为发光元件进行说明。
为了取出发光，使发光元件的一对电极中的至少一个为透明即可。发光元件可具有：从与衬底相反一侧的表面取出发光的顶部发射；从衬底一侧的表面取出发光的底部发射；从衬底一侧及与衬底相反一侧的表面取出发光的双面发射结构，且可以使用具有上述任一种发射结构的发光元件。
图10示出使用发光元件作为显示元件的发光器件的实例。作为显示元件的发光元件243电连接到设置在像素部202中的晶体管210。注意，发光元件243的结构是由第一电极层230、电致发光层241、第二电极层231构成的叠层结构，但是，不局限于该结构。根据从发光元件243取出的光的方向等，可以适当地改变发光元件243的结构。
分隔壁240可使用有机绝缘材料或者无机绝缘材料形成。尤其优选的是，使用感光树脂材料在第一电极层230上形成开口部，并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层241既可以使用单个层或多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入到发光元件243中，可以在第二电极层231及分隔壁240上形成保护层。作为保护层，可以形成氮化硅层、氮氧化硅层、DLC层（类金刚石碳层）、氧化铝层以及氮化铝层等。此外，在由第一衬底201、第二衬底206以及密封剂205形成的空间中设置有填充材料244以供密封。以此方式，为了使发光元件不暴露于外气，优选使用气密性高且脱气少的保护薄膜（诸如粘合薄膜、紫外线固化树脂薄膜等）或覆盖材料进行封装（封入）。
作为填充材料244，除了氮或氩等惰性气体以外，还可以使用紫外线固化树脂、热固化树脂。例如，可以使用PVC（聚氯乙烯）、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB（聚乙烯醇缩丁醛）或者EVA（乙烯-醋酸乙烯酯）。例如，使用氮作为填充材料。
如果需要，则可以在发光元件的射出表面上适当地设置诸如偏振片、圆偏振片（包括椭圆偏振片）、相位差板（λ/4板，λ/2板）、滤色片等的光学膜。此外，在偏振片、圆偏振片可设置有防反射层。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光而可以降低眩光的处理。
此外，作为显示器件，也可以提供驱动电子墨的电子纸。电子纸也称为电泳显示器件（电泳显示器），并且，具有如下优点：与纸同样的易读性；其耗电量比其他显示器件的耗电量低；形状薄且轻。
电泳显示器件可有各种各样的形式。电泳显示器件包含分散在溶剂或溶质中的多个微胶囊，每个微胶囊包括具有正电荷的第一微粒和具有负电荷的第二微粒。通过对微胶囊施加电场，使微胶囊中的微粒在彼此相反的方向上移动，以只显示集合在一方侧的微粒的颜色。注意，第一微粒和第二微粒各自包括染料，并且，当没有电场时不移动。此外，第一微粒的颜色和第二微粒的颜色不同（包括无色）。
由此，电泳显示器件是利用介电常数高的物质移动到高电场区域，即所谓的介电泳效应的显示器。
分散有上述微囊的溶剂被称为电子墨。该电子墨可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色片或具有色素的微粒来进行彩色显示。
注意，微囊中的第一微粒及第二微粒可由选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料或这些的材料的复合材料形成。
作为电子纸，还可以应用使用旋转球显示方式的显示器件。旋转球显示方式指将分别涂为白色和黑色的球形微粒排列在用于显示元件的电极层的第一电极层与第二电极层之间，使第一电极层与第二电极层之间产生电位差来控制球形微粒的取向，以进行显示的方法。
图11示出作为半导体器件的一个实施方式的有源矩阵型电子纸。图11所示的电子纸是使用旋转球显示方式的显示器件的示例。
在连接到晶体管210的第一电极层230与设置在第二衬底206上的第二电极层231之间设置有具有黑色区域255a及白色区域255b并且在该黑色区域255a及白色区域255b的周围包括填充有液体的空洞252的球形粒子253。球形粒子253的周围填充有诸如树脂等填充材料254。第二电极层231对应于公共电极（对置电极）。第二电极层231电连接到公共电位线。
注意，在图9至图11中，作为第一衬底201和第二衬底206，还可以使用柔性衬底以及玻璃衬底。例如，可以使用具有透光性的塑料衬底等。作为塑料衬底，可以使用FRP（纤维增强塑料）板、PVF（聚氟乙烯）薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄膜。
绝缘层221可以使用无机绝缘材料或者有机绝缘材料来形成。注意，当使用丙烯酸树脂、聚酰亚胺、苯并环丁烯树脂、聚酰胺、环氧树脂等具有耐热性的有机绝缘材料时，适于用作平坦化绝缘层。此外，除了上述有机绝缘材料以外，还可以使用低介电常数材料（低k材料）、硅氧烷类树脂、PSG（磷硅玻璃）、BPSG（硼磷硅玻璃）等。注意，通过层叠多个由这些材料形成的绝缘层，来形成绝缘层221。
对绝缘层221的形成方法没有特别的限制，可以根据其材料利用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法（喷墨法、丝网印刷、胶版印刷等）、辊涂机、幕式涂布机、刮刀式涂布机等。
显示器件通过透射来自光源或显示元件的光来进行显示。因此，设置在透射光的像素部中的衬底和诸如绝缘层、导电层等的薄膜全都对可见光的波长区域的光具有透光性。
关于对显示元件施加电压的第一电极层230及第二电极层231（也称为像素电极层、公共电极层、对置电极层等），可根据取出光的方向、设置电极层的位置以及电极层的图案结构而选择其透光性或反射性。
第一电极层230和第二电极层231可以使用包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡（以下称为ITO）、氧化铟锌、添加有氧化硅的氧化铟锡等具有透光性的导电材料形成。
第一电极层230和第二电极层231可以使用钨（W）、钼（Mo）、锆（Zr）、铪（Hf）、钒（V）、铌（Nb）、钽（Ta）、铬（Cr）、钴（Co）、镍（Ni）、钛（Ti）、铂（Pt）、铝（Al）、铜（Cu）、银（Ag）等的金属、其合金或者其氮化物中的一种或多种来形成。
第一电极层230和第二电极层231可以使用包括导电高分子（也称为导电聚合体）的导电组成物来形成。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者包含苯胺、吡咯和噻吩中的两种以上的共聚物或其衍生物等。
由于晶体管容易被静电等破坏，优选设置驱动电路保护用保护电路。保护电路优选使用非线性元件构成。
如上所述，通过使用在实施方式1中所描述的任一晶体管，可以提供可靠性高的半导体器件。注意，实施方式1所描述的晶体管不但可以应用于上述具有显示功能的半导体器件，而且可以应用于具有各种各样的功能的半导体器件，诸如安装在电源电路中的功率器件、诸如LSI等的半导体集成电路、具有读取对象的信息的图像传感器功能的半导体器件等。
如上所述，本实施方式所示的结构或方法等可以与其他实施方式所示的结构或方法等适当地组合。
[实施方式3]
本说明的一个实施方式的半导体器件可以应用于各种电子设备（包括游戏机）。作为电子设备，例如可以举出电视机(也称为电视或电视接收机)、计算机等的监视器、诸如数码相机、数码摄像机等影像拍摄装置、数码相框、移动电话机(也称为手机、移动电话装置)、便携式游戏机、移动信息终端、声音再现装置、弹子机等大型游戏机等。以下，对具备在上述实施方式中说明的半导体器件的电子设备的示例进行说明。
图12A示出笔记本个人计算机，由主体301、框体302、显示部303以及键盘304等构成。通过应用实施方式1或2中所示的半导体器件，可以提供高可靠性的笔记本个人计算机。
图12B示出便携式信息终端（PDA），在主体311中设置有显示部313、外部接口315以及操作按钮314等。作为操作用附属部件，包括有触屏笔312。通过应用实施方式1或2所示的半导体器件，可以提供高可靠性的便携式信息终端（PDA）。
图12C示出电子书阅读器的一个示例。例如，电子书阅读器320由两个框体，即框体321及框体322构成。框体321及框体322通过轴部325形成为一体，且可以以该轴部325为轴进行开闭工作。通过采用这种结构，可以进行如纸的书籍那样的工作。
框体321组装有显示部323，而框体322组装有显示部324。显示部323及显示部324的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过显示部323及显示部324显示不同的画面的结构，例如在右边的显示部（图12C中的显示部323）中可以显示文章，而在左边的显示部（图12C中的显示部324）中可以显示图像。通过应用实施方式1或2所示的半导体器件，可以提供高可靠性的电子书阅读器。
在图12C中示出框体321具备操作部等的示例。例如，在框体321中具备电源按钮326、操作键327、扬声器328等。利用操作键327可以翻页。注意，也可以与框体的设置有显示部的面上设置键盘、定位设备等。另外，也可以在框体的背面或侧面设置外部连接端子（耳机端子、USB端子等）、记录介质插入部等。再者，电子书阅读器320也可以具有电子词典的功能。
电子书阅读器320也可以以无线的方式收发信息。通过无线通信，可从电子书阅读器服务器购买和下载所希望的书籍数据等。
图12D示出便携式信息终端，由框体330及框体331的两个框体构成。框体331具备显示面板332、扬声器333、麦克风334、定位设备336、影像拍摄装置用透镜337、外部连接端子338等。框体330设置有对便携式信息终端进行充电的太阳能电池单元340、外部储存槽341等。另外，在框体331内组装有天线。通过应用实施方式1或2所示的半导体器件，可以提供高可靠性的便携式信息终端。
另外，显示面板332设置有触摸屏。图12D使用虚线示出被显示出来的多个操作键335。注意，还安装有用来将由太阳能电池单元340输出的电压升压到各电路所需的足够高的电压的升压电路。
显示面板332根据应用方式适当地改变显示方向。另外，由于与显示面板332在同一面上设置影像拍摄装置用透镜337，因此可以实现可视电话。扬声器333及麦克风334不局限于音频通话，还可以进行可视通话、录音、播放等。框体330和框体331滑动而可以处于如图12D那样的展开状态和重叠状态。所以可以减小移动电话机的大小，这使其适于携带。
外部连接端子338可以与AC适配器及各种电缆如USB电缆等连接，并可以进行充电及与个人计算机等的数据通信。另外，通过将记录媒体插入外部储存槽341中，可以保存和移动更大量的数据。
另外，除了上述功能以外还可以提供红外线通信功能、电视接收功能。
图12E示出数码摄像机，其由主体351、显示部A 357、取景器353、操作开关354、显示部B 355以及电池356等构成。通过应用实施方式1或2所述的半导体器件，可以提供高可靠性的数码摄像机。
图12F示出电视机的一示例。在电视器件360中，框体361组装有显示部363。利用显示部363可以显示图像。此外，在此示出利用支架365支撑框体361的结构。通过应用实施方式1或2所述的半导体器件，可以提供高可靠性的电视机360。
可以通过利用框体361所具备的操作开关或另行提供的遥控器进行电视机360的操作。此外，也可以采用在遥控器中设置显示部的结构，该显示部显示从该遥控器输出的信息。
注意，电视机360设置有接收机、调制解调器等。此外，当通过调制解调器以有线或无线方式连接到通信网络时，可以进行单向（从发送者到接收者）或双向（在发送者和接收者之间或在接收者之间等）的信息通信。
如上所述，本实施方式所示的结构或方法等可以与其他实施方式所示的结构或方法等适当地组合。
[实施例1]
在本实施例中，对如下氧过剩的氧化硅层的RBS分析结果及HFS分析结果进行说明。该氧过剩的氧化硅层设置在本发明的一个实施方式的半导体器件中且用于基底绝缘层或保护绝缘层。
以下示出本实施例中的RBS分析及HFS分析的分析条件。
·测量装置：NEC（National Electrostatics Corporation）制造的3S-R10，CEA（Charles Evans&Associates）制造的RB S-400
·入射离子：2.275MeV 4He2+（RBS，HFS）
·光束直径：1mmφ至2mmφ
·RBS检测角度
法向角160°
掠射角至113°
·HFS检测角度
掠射角30°
在本实施例中，在厚度为0.3mm的硅片上形成氧化硅层，并进行分析。
以下示出在本实施例中进行测量的样品的条件。
以下示出样品1的形成条件。
·膜的种类：氧化硅
·沉积法：RF溅射法
·靶材：石英靶材
·沉积气体：Ar（40sccm），O2（10sccm）
·功率：1.5kW（13.56MHz）
·压力：0.4Pa
·T-S间距离：60mm
·沉积时的衬底温度：100℃
·厚度：150nm
以下示出样品2的形成条件。
·膜的种类：氧化硅
·沉积法：RF溅射法
·靶材：石英靶材
·沉积气体：Ar（25sccm），O2（25sccm）
·功率：1.5kW（13.56MHz）
·压力：0.4Pa
·T-S间距离：60mm
·沉积时的衬底温度：100℃
·厚度：200nm
表1示出样品1和样品2的利用RBS分析及HFS分析而获得的氧化硅膜成分分析结果。
[表1]
因此，为了形成氧过剩的氧化硅（SiOx（X>2）），优选将沉积气体流量中的O2/（O2+Ar）比率设定为超过20％。
[实施例2]
在本实施例中，对使用本发明的一个实施方式来制造的晶体管进行说明。
图16示出本实施例中的晶体管的结构。
图16所示的晶体管包括：设置在衬底500上的基底绝缘层502；氧化物半导体层506；源电极508a及漏电极508b；设置在源电极508a及漏电极508b上的栅极绝缘层512；设置在栅极绝缘层512上的栅电极514；设置在栅电极514上的保护绝缘层516；以及夹着保护绝缘层516分别电连接到源电极508a及漏电极508b的源极布线518a及漏极布线518b。
在本实施例中，作为衬底500使用厚度为0.7mm的玻璃衬底，作为基底绝缘层502形成厚度为300nm的氧化硅层，作为氧化物半导体层506形成厚度为30nm的基于In-Ga-Zn-O的非单晶层，作为源电极508a及漏电极508b形成厚度为100nm的钨层，作为栅极绝缘层512形成厚度为15nm的氧氮化硅层，作为栅电极514分别层叠厚度为30nm的氮化钽层及厚度为370nm的钨层，作为保护绝缘层516形成厚度为300nm的氧化硅膜，作为源极布线518a及漏极布线518b分别层叠厚度为50nm的钛层、厚度为100nm的铝层及厚度为5nm的钛层。
在本实施例的晶体管中，通过使用氧过剩的氧化硅（SiOx（X>2））作为基底绝缘层502，可以降低BT试验之后及光偏压试验之后的阈值电压的变动。
以下示出氧化硅层的其他形成条件。
·沉积法：RF溅射法
·靶材：石英靶材
·沉积气体：Ar（25sccm），02（25sccm）
·功率：1.5kW（13.56MHz）
·压力：0.4Pa
·T-S间距离：60mm
·衬底温度：100℃
以下示出本实施例的晶体管中的氧化物半导体层506的形成条件。
·沉积法：DC溅射法
·靶材：In-Ga-Zn-O（In2O3:Ga2O3:ZnO=1:1:2[摩尔数比]）靶材
·沉积气体：Ar（30sccm），02（15sccm）
·功率：0.5kW（DC）
·压力：0.4Pa
·T-S间距离：60mm
·衬底温度：200℃
在形成氧化物半导体层506之后，使用电阻加热炉在氮气氛下以350℃进行1小时的热处理。
接着，对本实施例中的BT试验进行说明。进行BT试验的晶体管的沟道长度L为3μm，沟道宽度W为50μm。在本实施例中，首先将衬底温度设定为25℃，将源电极和漏电极之间的电压Vds设定为3V，进行晶体管的Ids-Vgs测量。
接着，将衬底台温度设定为150℃，将晶体管的源电极设定为0V，将漏电极设定为0.1V。接下来，将正电压施加到栅电极以使施加到栅极绝缘层的电场强度为2MV/cm，并保持该状态1小时。然后，将栅电极的电压设定为0V。之后，将衬底温度设定为25℃，将源电极和漏电极之间的电压Vds设定为3V，进行晶体管的Ids-Vgs测量。图13A示出BT试验之后的Ids-Vgs测量结果。
在图13A中，细线522表示BT试验前的晶体管的Ids-Vgs测量结果，粗线524表示BT试验后的晶体管的Ids-Vgs测量结果。可知与BT试验前相比，BT试验后的阈值电压向正方向变动0.10V。
与此类似地，将衬底温度设定为25℃，将源电极和漏电极之间的电压Vds设定为3V，进行另一晶体管的Ids-Vgs测量。晶体管的沟道长度L为3μm，沟道宽度W为50μm。
接着，将衬底台温度设定为150℃，将晶体管的源电极设定为0V，将漏电极设定为0.1V。接下来，将负电压施加到栅电极以使施加到栅极绝缘层的电场强度为2MV/cm，并保持该状态1小时。然后，将栅电极的电压设定为0V。之后，将衬底温度设定为25℃，将源电极和漏电极之间的电压Vds设定为3V，进行晶体管的Ids-Vgs测量。图13B示出BT试验前后的Ids-Vgs测量结果。
在图13B中，细线532表示BT试验前的晶体管的Ids-Vgs测量结果，粗线534表示BT试验后的晶体管的Ids-Vgs测量结果。可知与BT试验前相比，BT试验后的阈值电压向负方向变动0.07V。
接着，对本实施例中的光偏压试验进行说明。在光偏压试验中，作为光源使用白色LED。图14示出白色LED的发光光谱。
进行光偏压试验的晶体管的沟道长度L为3μm，沟道宽度W为50μm。在本实施例中，将衬底温度设定为25℃，将源电极和漏电极之间的电压Vds设定为3V，首先在暗状态下进行晶体管的Ids-Vgs测量。
接着，使用白色LED以36000lx的强度从衬底背面一侧照射光，将晶体管的源电极设定为0V，将漏电极设定为0.1V。接下来，将正电压施加到栅电极以使施加到栅极绝缘层的电场强度为2MV/cm，并保持该状态一定时间。接着，将栅电极的电压设定为0V。之后，在暗状态下将源电极和漏电极之间的电压Vds设定为3V，进行晶体管的Ids-Vgs测量。图15A示出光偏压试验的时间为100秒、300秒、600秒、1000秒、1800秒、3600秒时的光偏压试验前后的Ids-Vgs测量结果。
图15A示出光照射偏压试验前后的Ids-Vgs测量结果，可知光偏压试验前后的阈值电压的向正方向的最大变动为0.02V。
与此相似地，将衬底温度设定为25℃，将源电极和漏电极之间的电压Vds设定为3V，首先在暗状态下进行另一晶体管的Ids-Vgs测量。晶体管的沟道长度L为3μm，沟道宽度W为50μm。
接着，使用白色LED以36000lx的强度从衬底背面一侧照射光，将晶体管的源电极设定为0V，将漏电极设定为0.1V。接下来，将负电压施加到栅电极以使施加到栅极绝缘层的电场强度为2MV/cm，并保持该状态一定时间。接着，将栅电极的电压设定为0V。之后，在暗状态下将源电极和漏电极之间的电压Vds设定为3V，进行晶体管的Ids-Vgs测量。图15B示出光偏压试验的时间为100秒、300秒、600秒、1000秒、1800秒、3600秒时的光偏压试验前后的Ids-Vgs测量结果。
在图15B中，细线542示出光偏压试验前的晶体管的Ids-Vgs测量结果，而细线544示出3600秒的光偏压试验后的晶体管的Ids-Vgs测量结果。可知与光偏压试验前相比，3600秒的光偏压试验后的阈值电压向负方向变动0.11V。
如上所述，可知在本实施例的晶体管中BT试验前后、光偏压试验前后的阈值电压的变动小。
符号说明
100：衬底；102：基底绝缘层；106：氧化物半导体层；108a：源电极；108b：漏电极；112：栅极绝缘层；114：栅电极；122a：源区；122b：漏区；124：保护绝缘层；126：沟道区；151：晶体管；152：晶体管；153：晶体管；154：晶体管；155：晶体管；201：第一衬底；202：像素部；203：信号线驱动电路；204：扫描线驱动电路；205：密封材料；206：第二衬底；208：液晶层；210：晶体管；211：晶体管；213：液晶元件；215：连接端子电极；216：端子电极；218：FPC；218a：FPC；218b：FPC；219：各向异性导电层；221：绝缘层；230：第一电极层；231：第二电极层；232：绝缘层；233：绝缘层；235：间隔物；240：分隔壁；241：场致发光层；243：发光元件；244：填充材料；252：空洞；253：球形粒子；254：填充材料；255a：黑色区域；255b：白色区域；301：主体；302：框体；303：显示部；304：键盘；311：主体；312：触屏笔；313：显示部；314：操作按钮；315：外部接口；320：电子书阅读器；321：框体；322：框体；323：显示部；324：显示部；325：轴部；326：电源；327：操作键；328：扬声器；330：框体；331：框体；332：显示面板；333：扬声器；334：麦克风；335：操作键；336：定位设备；337：影像拍摄装置用透镜；338：外部连接端子；340：太阳能电池单元；341：外部储存槽；351：主体；353：取景器；354：操作开关；355：显示部B；356：电池；357：显示部A；360：电视机；361：框体；363：显示部；365：支架；500：衬底；502：基底绝缘层；506：氧化物半导体层；508a：源电极；508b：漏电极；512：栅极绝缘层；514：栅电极；516：保护绝缘层；518a：源极布线；518b：漏极布线；522：细线；524：粗线；532：细线；534：粗线；542：细线；544：细线
本申请基于2010年6月11日提交日本专利局的日本专利申请S/N.2010-134338，其全部内容通过引用结合于此。

Claims (37)

1.一种半导体器件，包括：
衬底；
栅电极；
氧化物半导体层；
与所述氧化物半导体层电连接的源电极及漏电极；
设置在所述栅电极与所述氧化物半导体层之间的栅极绝缘层；以及
夹着所述氧化物半导体层与所述栅极绝缘层相对的绝缘层，
其中，所述绝缘层与所述氧化物半导体层接触，
并且，所述绝缘层的单位体积的氧原子数多于所述绝缘层的单位体积的硅原子数的两倍。
2.根据权利要求1所述的半导体器件，其特征在于，所述绝缘层的单位体积的硅原子数及氧原子数通过卢瑟福背散射光谱学法测定。
3.根据权利要求1所述的半导体器件，
其特征在于，所述氧化物半导体层包括：
沟道区；以及
通过降低所述氧化物半导体层的电阻得到的源区和漏区，
并且，所述源区和所述漏区分别与所述源电极和所述漏电极连接。
4.根据权利要求1所述的半导体器件，其特征在于，所述氧化物半导体层被脱水或脱氢。
5.根据权利要求1所述的半导体器件，其特征在于，所述氧化物半导体层包括选自In、Ga、Sn、Zn、Al、Mg、Hf和镧系元素中的至少一种元素。
6.根据权利要求1所述的半导体器件，
其特征在于，所述栅电极夹着所述栅极绝缘层与所述氧化物半导体层重叠，
并且，所述氧化物半导体层设置在所述衬底和所述栅电极之间。
7.根据权利要求6所述的半导体器件，其特征在于，所述源电极及所述漏电极形成在所述栅极绝缘层与所述氧化物半导体层之间。
8.根据权利要求6所述的半导体器件，其特征在于，所述源电极及所述漏电极形成在所述绝缘层与所述氧化物半导体层之间。
9.根据权利要求6所述的半导体器件，其特征在于，所述绝缘层的单位体积的硅原子数及氧原子数通过卢瑟福背散射光谱学法测定。
10.根据权利要求6所述的半导体器件，
其特征在于，所述氧化物半导体层包括：
沟道区；以及
通过降低所述氧化物半导体层的电阻得到的源区和漏区，
并且，所述源区和所述漏区分别与所述源电极和所述漏电极连接。
11.根据权利要求6所述的半导体器件，其特征在于，所述氧化物半导体层被脱水或脱氢。
12.根据权利要求6所述的半导体器件，其特征在于，所述氧化物半导体层包括选自In、Ga、Sn、Zn、Al、Mg、Hf和镧系元素中的至少一种元素。
13.根据权利要求1所述的半导体器件，
其特征在于，所述氧化物半导体层夹着所述栅极绝缘层与所述栅电极重叠，
并且，所述栅电极设置在所述衬底和所述氧化物半导体层之间。
14.根据权利要求13所述的半导体器件，其特征在于，所述源电极及所述漏电极形成在所述栅极绝缘层与所述氧化物半导体层之间。
15.根据权利要求13所述的半导体器件，其特征在于，所述源电极及所述漏电极形成在所述绝缘层和所述氧化物半导体层之间。
16.根据权利要求13所述的半导体器件，其特征在于，所述绝缘层的单位体积的硅原子数及氧原子数通过卢瑟福背散射光谱学法测定。
17.根据权利要求13所述的半导体器件，
其特征在于，所述氧化物半导体层包括：
沟道区；以及
通过降低所述氧化物半导体层的电阻得到的源区和漏区，
并且，所述源区和所述漏区分别与所述源电极和所述漏电极连接。
18.根据权利要求13所述的半导体器件，其特征在于，所述氧化物半导体层被脱水或脱氢。
19.根据权利要求13所述的半导体器件，其特征在于，所述氧化物半导体层包括选自In、Ga、Sn、Zn、Al、Mg、Hf和镧系元素中的至少一种元素。
20.一种半导体器件的制造方法，包括如下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上形成氧化物半导体层；
在所述氧化物半导体层上形成源电极和漏电极；
在所述源电极和所述漏电极上形成栅极绝缘层以使所述栅极绝缘层的一部分与所述氧化物半导体层接触；以及
在所述氧化物半导体层上夹着所述栅极绝缘层形成栅电极，
其中，所述基底绝缘层的单位体积的氧原子数多于所述基底绝缘层的单位体积的硅原子数的两倍。
21.根据权利要求20所述的半导体器件的制造方法，其特征在于，所述基底绝缘层通过溅射法，使用硅靶材或石英靶材并使用氧或氧及氩的混合气体来形成。
22.根据权利要求20所述的半导体器件的制造方法，其特征在于，所述基底绝缘层的单位体积的硅原子数及氧原子数通过卢瑟福背散射光谱学法测定。
23.根据权利要求20所述的半导体器件的制造方法，其特征在于，所述氧化物半导体层包括选自In、Ga、Sn、Zn、Al、Mg、Hf和镧系元素中的至少一种元素。
24.一种半导体器件的制造方法，包括如下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上且与所述基底绝缘层接触地形成源电极及漏电极；
在所述源电极及所述漏电极上形成氧化物半导体层以使所述氧化物半导体层的一部分与所述基底绝缘层接触；
在所述氧化物半导体层上形成栅极绝缘层；以及
在所述氧化物半导体层上夹着所述栅极绝缘层形成栅电极，
其中，所述基底绝缘层的单位体积的氧原子数多于所述基底绝缘层的单位体积的硅原子数的两倍。
25.根据权利要求24所述的半导体器件的制造方法，其特征在于，所述基底绝缘层通过溅射法，使用硅靶材或石英靶材并使用氧或氧及氩的混合气体来形成。
26.根据权利要求24所述的半导体器件的制造方法，其特征在于，所述基底绝缘层的单位体积的硅原子数及氧原子数通过卢瑟福背散射光谱学法测定。
27.根据权利要求24所述的半导体器件的制造方法，其特征在于，所述氧化物半导体层包括选自In、Ga、Sn、Zn、Al、Mg、Hf和镧系元素中的至少一种元素。
28.一种半导体器件的制造方法，包括如下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上形成栅电极；
在所述栅电极上形成栅极绝缘层；
在所述栅极绝缘层上形成氧化物半导体层；
在所述氧化物半导体层上且与所述氧化物半导体层接触地形成源电极及漏电极；以及
在所述源电极及所述漏电极上形成保护绝缘层以使所述保护绝缘层的一部分与所述氧化物半导体层接触，
其中，所述保护绝缘层的单位体积的氧原子数多于所述保护绝缘层的单位体积的硅原子数的两倍。
29.根据权利要求28所述的半导体器件的制造方法，其特征在于，所述基底绝缘层通过溅射法，使用硅靶材或石英靶材，并使用氧或氧及氩的混合气体来形成。
30.根据权利要求28所述的半导体器件的制造方法，其特征在于，所述保护绝缘层通过溅射法，使用硅靶材或石英靶材，并使用氧或氧及氩的混合气体来形成。
31.根据权利要求28所述的半导体器件的制造方法，其特征在于，所述基底绝缘层的单位体积的硅原子数及氧原子数通过卢瑟福背散射光谱学法测定。
32.根据权利要求28所述的半导体器件的制造方法，其特征在于，所述氧化物半导体层包括选自In、Ga、Sn、Zn、Al、Mg、Hf和镧系元素中的至少一种元素。
33.一种半导体器件的制造方法，包括如下步骤：
在衬底上形成基底绝缘层；
在所述基底绝缘层上形成栅电极；
在所述栅电极上形成栅极绝缘层；
在所述栅极绝缘层上且所述栅极绝缘层接触地形成源电极及漏电极；
在所述源电极及所述漏电极上形成氧化物半导体层以使所述氧化物半导体层的一部分与所述栅极绝缘层接触；以及
在所述氧化物半导体层上形成保护绝缘层，
其中，所述保护绝缘层的单位体积的氧原子数多于所述保护绝缘层的硅原子数的两倍。
34.根据权利要求33所述的半导体器件的制造方法，其特征在于，所述基底绝缘层通过溅射法，使用硅靶材或石英靶材，并使用氧或氧及氩的混合气体来形成。
35.根据权利要求33所述的半导体器件的制造方法，其特征在于，所述保护绝缘层通过溅射法，使用硅靶材或石英靶材，并使用氧或氧及氩的混合气体来形成。
36.根据权利要求33所述的半导体器件的制造方法，其特征在于，所述基底绝缘层的单位体积的硅原子数及氧原子数通过卢瑟福背散射光谱学法测定。
37.根据权利要求33所述的半导体器件的制造方法，其特征在于，所述氧化物半导体层包括选自In、Ga、Sn、Zn、Al、Mg、Hf和镧系元素中的至少一种元素。
CN201180028560.2A 2010-06-11 2011-06-01 半导体器件及半导体器件的制造方法 Active CN102939659B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-134338 2010-06-11
JP2010134338 2010-06-11
PCT/JP2011/063085 WO2011155502A1 (en) 2010-06-11 2011-06-01 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN102939659A true CN102939659A (zh) 2013-02-20
CN102939659B CN102939659B (zh) 2016-08-17

Family

ID=45095503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180028560.2A Active CN102939659B (zh) 2010-06-11 2011-06-01 半导体器件及半导体器件的制造方法

Country Status (7)

Country Link
US (3) US20110303913A1 (zh)
JP (2) JP5908221B2 (zh)
KR (2) KR102110724B1 (zh)
CN (1) CN102939659B (zh)
DE (1) DE112011101969B4 (zh)
TW (2) TWI588909B (zh)
WO (1) WO2011155502A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576745A (zh) * 2013-10-25 2015-04-29 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
CN104701383A (zh) * 2015-03-24 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN107680899A (zh) * 2017-09-14 2018-02-09 西安电子科技大学 基于智能剥离技术制备异质(Ga1‑xAlx)2O3的方法
CN111312852A (zh) * 2019-11-26 2020-06-19 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、日盲光电探测器及制备方法
CN112635570A (zh) * 2019-09-24 2021-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板
CN108511520B (zh) * 2017-02-24 2021-09-28 株式会社村田制作所 半导体装置
CN118794970B (zh) * 2024-09-12 2024-11-08 兰州大学 一种硅半导体内掺杂元素占据晶格位置的检测方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102906882B (zh) 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112011101969B4 (de) * 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
TWI792087B (zh) 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102938378B (zh) * 2011-08-16 2015-06-17 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
US9117916B2 (en) * 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
JP6148024B2 (ja) * 2012-02-09 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW202422663A (zh) 2012-09-14 2024-06-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP6152348B2 (ja) 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2015052858A1 (ja) * 2013-10-10 2015-04-16 パナソニック株式会社 薄膜トランジスタ及びその製造方法
TW202203465A (zh) 2013-10-10 2022-01-16 日商半導體能源研究所股份有限公司 液晶顯示裝置
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
KR102368593B1 (ko) * 2015-04-03 2022-03-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 구비하는 표시 패널
CN109478514A (zh) 2016-07-26 2019-03-15 株式会社半导体能源研究所 半导体装置
JP6999272B2 (ja) * 2017-01-20 2022-01-18 株式会社ジャパンディスプレイ 表示装置
WO2018138619A1 (en) 2017-01-30 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11069796B2 (en) * 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN208722925U (zh) * 2018-08-16 2019-04-09 京东方科技集团股份有限公司 一种显示器件的封装结构、显示装置
CN113690307B (zh) * 2021-08-20 2023-04-14 电子科技大学 一种具有三叠层栅介质结构的金刚石场效应晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038882A1 (en) * 2006-08-09 2008-02-14 Kazushige Takechi Thin-film device and method of fabricating the same
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR
CN101567390A (zh) * 2009-06-04 2009-10-28 上海广电（集团）有限公司中央研究院 一种透明氧化物半导体薄膜晶体管及其制备方法
US20100025675A1 (en) * 2008-07-31 2010-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6803275B1 (en) * 2002-12-03 2004-10-12 Fasl, Llc ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR101157222B1 (ko) * 2003-06-28 2012-06-15 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7244520B2 (en) * 2003-08-12 2007-07-17 Nippon Telegraph And Telephone Corporation Substrate for nitride semiconductor growth
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7221039B2 (en) * 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
TWI460851B (zh) * 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
US7831123B2 (en) * 2006-09-07 2010-11-09 Massachusetts Institute Of Technology Microphotonic waveguide including core/cladding interface layer
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US7851352B2 (en) * 2007-05-11 2010-12-14 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of semiconductor device and electronic device
US7741171B2 (en) * 2007-05-15 2010-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oxygen-rich layers underlying BPSG
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI518800B (zh) 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5423205B2 (ja) * 2008-08-29 2014-02-19 東京エレクトロン株式会社 成膜装置
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029885A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102275487B1 (ko) * 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101711249B1 (ko) * 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010123758A (ja) 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
JP5332571B2 (ja) 2008-12-08 2013-11-06 株式会社ジェイテクト レーザ光と光ファイバとの光軸調整方法及びレーザ光と光ファイバとの光軸調整装置
US20100304019A1 (en) * 2009-05-29 2010-12-02 Pierre-Jean Baron Polarizing coatings having improved quality
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102906882B (zh) 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112011101969B4 (de) * 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038882A1 (en) * 2006-08-09 2008-02-14 Kazushige Takechi Thin-film device and method of fabricating the same
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR
US20100025675A1 (en) * 2008-07-31 2010-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101567390A (zh) * 2009-06-04 2009-10-28 上海广电（集团）有限公司中央研究院 一种透明氧化物半导体薄膜晶体管及其制备方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576745A (zh) * 2013-10-25 2015-04-29 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
CN104576745B (zh) * 2013-10-25 2018-12-18 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
CN104701383A (zh) * 2015-03-24 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
US9882060B2 (en) 2015-03-24 2018-01-30 Boe Technology Group Co., Ltd. Thin film transistor and array substrate, manufacturing methods thereof, and display device
CN104701383B (zh) * 2015-03-24 2018-09-11 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN108511520B (zh) * 2017-02-24 2021-09-28 株式会社村田制作所 半导体装置
CN107680899A (zh) * 2017-09-14 2018-02-09 西安电子科技大学 基于智能剥离技术制备异质(Ga1‑xAlx)2O3的方法
CN112635570A (zh) * 2019-09-24 2021-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板
CN112635570B (zh) * 2019-09-24 2023-01-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板
US11605739B2 (en) 2019-09-24 2023-03-14 Boe Technology Group Co., Ltd. Method of manufacturing oxide thin film transistor
CN111312852A (zh) * 2019-11-26 2020-06-19 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、日盲光电探测器及制备方法
CN118794970B (zh) * 2024-09-12 2024-11-08 兰州大学 一种硅半导体内掺杂元素占据晶格位置的检测方法

Also Published As

Publication number Publication date
CN102939659B (zh) 2016-08-17
KR20130091667A (ko) 2013-08-19
US20110303913A1 (en) 2011-12-15
US20130264567A1 (en) 2013-10-10
KR20190006092A (ko) 2019-01-16
KR102110724B1 (ko) 2020-06-08
US8884294B2 (en) 2014-11-11
TW201611132A (zh) 2016-03-16
TWI524431B (zh) 2016-03-01
KR101938726B1 (ko) 2019-01-16
JP5908221B2 (ja) 2016-04-26
US9276129B2 (en) 2016-03-01
WO2011155502A1 (en) 2011-12-15
DE112011101969T5 (de) 2013-06-27
TW201225181A (en) 2012-06-16
US20150123122A1 (en) 2015-05-07
JP2012019207A (ja) 2012-01-26
JP6240698B2 (ja) 2017-11-29
TWI588909B (zh) 2017-06-21
DE112011101969B4 (de) 2018-05-09
JP2016157953A (ja) 2016-09-01

Similar Documents

Publication Publication Date Title
JP6867471B2 (ja) 半導体装置
CN102906882B (zh) 半导体装置及其制造方法
JP6875577B2 (ja) 半導体装置
CN102939659B (zh) 半导体器件及半导体器件的制造方法
JP7079308B2 (ja) 半導体装置
KR102096217B1 (ko) 반도체 장치의 제작 방법
CN102906881B (zh) 半导体装置
KR102479939B1 (ko) 반도체 장치 및 그 제작 방법
CN102959713B (zh) 半导体装置
CN102683197B (zh) 半导体装置的制造方法
CN102834922B (zh) 半导体装置
CN102763203A (zh) 制造半导体装置的方法
TWI524519B (zh) 半導體裝置
CN102859703A (zh) 半导体装置的制造方法
CN102844872A (zh) 半导体装置
CN102859705A (zh) 半导体装置及半导体装置的制造方法
CN102870219A (zh) 半导体装置的制造方法
CN102738002A (zh) 半导体装置的制造方法
CN103066112A (zh) 半导体装置及半导体装置的制造方法
CN102760697A (zh) 半导体装置的制造方法
CN105702741A (zh) 半导体器件
CN102893403B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant