Nothing Special   »   [go: up one dir, main page]

CN102124574A - 半导体发光元件、其电极及制造方法以及灯 - Google Patents

半导体发光元件、其电极及制造方法以及灯 Download PDF

Info

Publication number
CN102124574A
CN102124574A CN200980131958.1A CN200980131958A CN102124574A CN 102124574 A CN102124574 A CN 102124574A CN 200980131958 A CN200980131958 A CN 200980131958A CN 102124574 A CN102124574 A CN 102124574A
Authority
CN
China
Prior art keywords
mentioned
layer
electrode
emitting elements
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980131958.1A
Other languages
English (en)
Other versions
CN102124574B (zh
Inventor
平岩大介
冈部健彦
大庭玲美
渡边宗隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008199802A external-priority patent/JP5178383B2/ja
Priority claimed from JP2008228133A external-priority patent/JP2010062425A/ja
Priority claimed from JP2009133177A external-priority patent/JP5515431B2/ja
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority claimed from PCT/JP2009/060926 external-priority patent/WO2009154191A1/ja
Publication of CN102124574A publication Critical patent/CN102124574A/zh
Application granted granted Critical
Publication of CN102124574B publication Critical patent/CN102124574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明的目的在于提供包括提高了接合性及耐腐蚀性的电极的半导体发光元件及其制造方法、半导体发光元件用的电极以及灯。该半导体发光元件包括基板、包含形成在上述基板上而成的发光层的层叠半导体层、形成在上述层叠半导体层的上表面的一个电极(111)、形成在将上述层叠半导体层的一部分切掉而成的半导体层暴露面上的另一个电极，一个电极(111)由接合层(110)和覆盖接合层(110)地形成的焊盘电极(120)构成，焊盘电极(120)的最大厚度形成得大于接合层(110)的最大厚度，且由一个或两个以上的层构成，在接合层(110)和焊盘电极(120)的外周部(110d)、(120d)分别形成膜厚朝向外周侧去逐渐变薄的倾斜面(110c)、(117c)、(119c)，通过使用该半导体发光元件，能够解决上述课题。

Description

半导体发光元件、其电极及制造方法以及灯
技术领域
本发明涉及半导体发光元件、其电极及制造方法以及灯，特别是涉及具有提高了接合性和耐腐蚀性的电极的半导体发光元件、其电极及制造方法以及灯。
本申请基于2008年6月16日在日本申请的日本特愿2008-157248号、2008年8月1日在日本申请的日本特愿2008-199802号、2008年9月5日在日本申请的日本特愿2008-228133号、及2009年6月2日在日本申请的日本特愿2009-133177号主张优先权，将其内容引用于此。
背景技术
近年来，作为短波长光发光元件用的半导体材料，GaN系化合物半导体受到关注。GaN系化合物半导体是将以蓝宝石单晶体为主的各种氧化物、Ⅲ-Ⅴ族化合物作为基板、利用有机金属气相化学反应法(MOCVD法)、分子束外延法(MBE法)等薄膜形成方法形成在该基板上的。
由GaN系化合物半导体构成的薄膜具有电流向薄膜的面内方向的扩散较少这样的特性。并且，p型GaN系化合物半导体具有电阻率高于n型GaN系化合物半导体这样的特性。因此，通过在p型半导体层的表面层叠由金属构成的p型电极，电流几乎不会向p型半导体层的面内方向扩散。
在采用该GaN系化合物半导体的半导体发光元件中，形成由n型半导体层、发光层、p型半导体层构成的具有LED构造的层叠半导体层，在最上部的p型半导体层上形成有p型电极的情况下，只有发光层中的、位于p型电极正下方的部分发光。因此，为了将在p型电极的正下方产生的发光放出到半导体发光元件的外部，需要通过使p型电极具有透光性而使发光透过p型电极而被放出。
作为使p型电极具有透光性的方法，公知有采用具有透光性的ITO等导电性的金属氧化物或者采用几十nm左右的金属薄膜的方法。例如，在专利文献1中公开有采用几十nm左右的金属薄膜的方法，提出了这样的方案：作为p型电极，在p型半导体层上分别层叠几十nm左右的Ni和Au之后，在氧气氛下加热而进行合金化处理，在促进p型半导体层的低电阻化的同时形成具有透光性和电阻性的p型电极。
但是，由ITO等金属氧化物构成的透光性电极、由几十nm左右的金属薄膜构成的电阻电极的电极自身强度较低，因此，存在难以将这些电极自身用作焊盘(bonding pad)电极这样的问题。
为了提高电极自身的强度，采用在由ITO等金属氧化物构成的透光性电极、由几十nm左右的金属薄膜构成的电阻电极等的p型电极上配置具有一定厚度的焊接用焊盘电极的构造。
但是，由于该焊盘电极是具有一定厚度的金属材料，因此不具有透光性，会遮挡透过了透光性p型电极后的发光，结果产生无法将发光的一部分放出到发光元件的外部这样的问题。
为了解除该问题，例如在专利文献2中公开有将由Ag、Al等反射膜构成的焊盘电极层叠在p型电极上的方法。由此，能够利用焊盘电极将透过了p型电极后的发光反射到发光元件内，能够将该反射光从除了焊盘电极的形成区域之外的部位放出到发光元件的外部。
但是，在采用ITO等金属氧化物等作为p型电极、采用Ag、Al等反射膜作为焊盘电极的情况下，在想要将焊线(bonding wire)等接合于焊盘电极上时，有时焊盘电极无法承受焊线接合时的拉伸应力而导致焊盘电极剥落。
而且，由于焊盘电极自透光性电极剥落，有时会降低制造采用该发光元件的灯时的成品率。
另外，在以往的半导体发光元件中，耐腐蚀性不充分，要求提高耐腐蚀性。
专利文献1：日本专利第2803742号公报
专利文献2：日本特开2006-66903号公报
发明内容
本发明即是鉴于上述情况而做成的，其目的在于提供包括具有优良的接合性及耐腐蚀性的电极的半导体发光元件及其制造方法、采用该半导体发光元件的耐腐蚀性优良且能够成品率较高地制造的灯。
为了达到上述目的，本发明采用以下构造。即，(1)一种半导体发光元件，该半导体发光元件包括基板、包含形成在上述基板上而成的发光层的层叠半导体层、形成在上述层叠半导体层的上表面的一个电极、形成在将上述层叠半导体层的一部分切掉而成的半导体层暴露面上的另一个电极，其特征在于，上述一个电极和上述另一个电极中的至少任一个由接合层和覆盖上述接合层地形成的焊盘电极构成，上述焊盘电极的最大厚度形成得大于上述接合层的最大厚度，且由一个或两个以上的层构成，在上述接合层和上述焊盘电极的外周部分别形成有膜厚朝向外周侧去逐渐变薄的倾斜面。
(2)根据技术方案(1)所述的半导体发光元件，其特征在于，上述接合层利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成，是最大厚度为
Figure BPA00001311113300041
的范围的薄膜。
(3)根据技术方案(1)或(2)所述的半导体发光元件，其特征在于，上述焊盘电极利用由Au、Al或者含有这些金属中的任一种的合金构成的焊接层构成，上述焊接层是最大厚度为50nm～2000nm的范围的薄膜。
(4)根据技术方案(1)～(3)中任一项所述的半导体发光元件，其特征在于，上述焊盘电极由覆盖上述接合层地形成的金属反射层和覆盖上述金属反射层地形成的焊接层构成，上述金属反射层由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中的任一种或者包含这些金属中的任一种的合金构成，是最大厚度为20nm～3000nm的范围的薄膜。
(5)根据技术方案(1)～(4)中任一项所述的半导体发光元件，其特征在于，在上述一个电极与上述层叠半导体层的上表面之间或者上述另一个电极与上述半导体层暴露面之间形成有透光性电极，上述透光性电极利用由导电性氧化物、硫化锌和硫化铬中的任一种构成的透光性的导电性材料构成，上述导电性氧化物含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni中的任一种。
(6)根据技术方案(1)～(5)中任一项所述的半导体发光元件，其特征在于，上述层叠半导体层从上述基板侧起按顺序层叠n型半导体层、发光层、p型半导体层而成，上述发光层是多量子阱构造。
(7)根据技术方案(1)～(6)中任一项所述的半导体发光元件，其特征在于，上述层叠半导体层构成为以氮化镓系半导体为主体。
(8)一种灯，其特征在于，该灯包括技术方案(1)～(7)中任一项所述的半导体发光元件、配置有上述半导体发光元件并与上述半导体发光元件的一个电极引线接合的第1框架、与上述半导体发光元件的另一个电极引线接合的第2框架、包围上述半导体发光元件地形成的模制件。
(9)一种半导体发光元件用的电极，该半导体发光元件包括基板、包含形成在上述基板上而成的发光层的层叠半导体层、形成在上述层叠半导体层的上表面的一个电极、形成在将上述层叠半导体层的一部分切掉而成的半导体层暴露面上的另一个电极，其特征在于，上述一个电极和上述另一个电极中的至少任一个由接合层和覆盖上述接合层地形成的焊盘电极构成，上述焊盘电极的最大厚度形成得大于上述接合层的最大厚度，且由一个或两个以上的层构成，在上述接合层和上述焊盘电极的外周部分别形成有膜厚朝向外周侧去逐渐变薄的倾斜面。
(10)根据技术方案(9)所述的半导体发光元件用的电极，其特征在于，上述接合层利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成，是最大厚度为
Figure BPA00001311113300051
的范围的薄膜。
(11)根据技术方案(9)或(10)所述的半导体发光元件用的电极，其特征在于，上述焊盘电极利用由Au、Al或者含有这些金属中的任一种的合金构成的焊接层构成，上述焊接层是最大厚度为50nm～2000nm的范围的薄膜。
(12)根据技术方案(9)～(11)中任一项所述的半导体发光元件用的电极，其特征在于，上述焊盘电极由覆盖上述接合层地形成的金属反射层和覆盖上述金属反射层地形成的焊接层构成，上述金属反射层由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中的任一种或者包含这些金属中的任一种的合金构成，是最大厚度为20nm～3000nm的范围的薄膜。
(13)根据技术方案(9)～(12)中任一项所述的半导体发光元件用的电极，其特征在于，在上述一个电极与上述层叠半导体层的上表面之间或者上述另一个电极与上述半导体层暴露面之间形成有透光性电极，上述透光性电极利用由导电性氧化物、硫化锌和硫化铬中的任一种构成的透光性的导电性材料构成，上述导电性氧化物含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni中的任一种。
(14)一种半导体发光元件的制造方法，该制造方法包括在基板上形成包含发光层的层叠半导体层的工序、切掉上述层叠半导体层的一部分而形成半导体层暴露面的工序、在上述层叠半导体层的上表面和上述半导体层暴露面上形成一个电极和另一个电极的电极形成工序，其特征在于，上述电极形成工序是这样的工序：在上述层叠半导体层的上表面或者上述半导体层暴露面中的至少任一个面上形成倒锥型掩模的掩模形成工序之后，在上述层叠半导体层的上表面或者上述半导体层暴露面上形成接合层，之后，以覆盖上述接合层的方式形成最大厚度大于上述接合层的最大厚度的焊盘电极，从而形成一个电极或者另一个电极。
(15)根据技术方案(14)所述的半导体发光元件的制造方法，其特征在于，在上述电极形成工序之前，具有在上述层叠半导体层的上表面或者上述半导体层暴露面上形成透光性电极的工序。
(16)根据技术方案(14)或(15)所述的半导体发光元件的制造方法，其特征在于，上述电极形成工序是这样的工序：在形成上述倒锥型掩模和上述接合层之后，以覆盖上述接合层的方式形成最大厚度大于上述接合层的最大厚度的金属反射层，之后，以覆盖上述金属反射层的方式形成最大厚度大于上述金属反射层的最大厚度的焊接层，从而形成一个电极或者另一个电极。
(17)根据技术方案(14)～(16)中任一项所述的半导体发光元件的制造方法，其特征在于，上述电极形成工序中的上述接合层、上述金属反射层及上述焊接层的形成通过溅射法进行。
(18)根据技术方案(14)～(17)中任一项所述的半导体发光元件的制造方法，其特征在于，在上述掩模形成工序之前，具有在上述透光性电极的上表面及上述层叠半导体层的上表面上形成保护膜或者在上述半导体层暴露面上形成保护膜的工序。
(19)一种半导体发光元件，该半导体发光元件包括基板、包含形成在上述基板上的发光层的层叠半导体层、形成在上述层叠半导体层的上表面的一个电极、形成在将上述层叠半导体层的一部分切掉而成的半导体层暴露面上的另一个电极，其特征在于，上述一个电极和上述另一个电极中的至少任一个包括在上表面具有接合凹部的透光性电极、覆盖上述接合凹部地形成的接合层、覆盖上述接合层地形成且在外周部形成有膜厚朝向外侧去逐渐变薄的倾斜面的焊盘电极。
(20)根据技术方案(19)所述的半导体发光元件，其特征在于，上述接合层利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成，是最大厚度为
Figure BPA00001311113300071
的范围的薄膜。
(21)根据技术方案(19)或(20)所述的半导体发光元件，其特征在于，上述焊盘电极包含由Au、Al或者含有这些金属中的任一种的合金构成的焊接层。
(22)根据技术方案(21)所述的半导体发光元件，其特征在于，上述焊盘电极由覆盖上述接合层地形成的金属反射层和覆盖上述金属反射层地形成的焊接层构成，上述金属反射层由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中的任一种或者包含这些金属中的任一种的合金构成。
(23)根据技术方案(19)～(22)中任一项所述的半导体发光元件，其特征在于，上述透光性电极利用由导电性氧化物、硫化锌和硫化铬中的任一种构成的透光性的导电性材料构成，上述导电性氧化物含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni中的任一种。
(24)根据技术方案(19)～(23)中任一项所述的半导体发光元件，其特征在于，该半导体发光元件形成有覆盖上述焊盘电极的外缘部且使上述焊盘电极上的一部分暴露出的缘部保护膜。
(25)根据技术方案(19)～(24)中任一项所述的半导体发光元件，其特征在于，以覆盖上述透光性电极的上表面中的未形成上述接合凹部的区域的方式形成透明保护膜，上述接合层的外缘部和上述焊盘电极的外缘部配置在上述透明保护膜上。
(26)根据技术方案(19)～(25)中任一项所述的半导体发光元件，其特征在于，上述层叠半导体层从上述基板侧起按顺序层叠n型半导体层、发光层、p型半导体层而成，上述发光层是多量子阱构造。
(27)根据技术方案(19)～(26)中任一项所述的半导体发光元件，其特征在于，上述层叠半导体层构成为以氮化镓系半导体为主体。
(28)一种灯，其特征在于，该灯包括技术方案(19)～(27)中任一项所述的半导体发光元件、配置有上述半导体发光元件并与上述半导体发光元件的一个电极引线接合的第1框架、与上述半导体发光元件的另一个电极引线接合的第2框架、包围上述半导体发光元件地形成的模制件。
(29)一种半导体发光元件的制造方法，该半导体发光元件包括基板、包含形成在上述基板上的发光层的层叠半导体层、形成在上述层叠半导体层的上表面的一个电极、形成在将上述层叠半导体层的一部分切掉而成的半导体层暴露面上的另一个电极，其特征在于，制造上述一个电极和上述另一个电极中的至少任一个的工序包括以下工序：形成透光性电极；在上述透光性电极的上表面形成包括开口部的掩模，该开口部具有截面积朝向底面渐渐变宽的内壁形状；通过蚀刻自上述开口部暴露出的上述透光性电极的上表面而形成接合凹部；以覆盖上述接合凹部的方式形成接合层；通过沿着上述开口部的内壁形状形成外周部的形状，而形成覆盖上述接合层且在外周部具有膜厚朝向外侧去逐渐变薄的倾斜面的焊盘电极；除去上述掩模。
(30)一种电子仪器，其装入有技术方案(28)所述的灯。
(31)一种机械装置，其装入有技术方案(30)所述的电子仪器。
(32)一种半导体发光元件，该半导体发光元件包括基板、包含形成在上述基板上的发光层的层叠半导体层、形成在上述层叠半导体层的上表面的一个电极、形成在将上述层叠半导体层的一部分切掉而成的半导体层暴露面上的另一个电极，其特征在于，上述一个电极和上述另一个电极中的至少任一个或者两者包括：形成在上述层叠半导体层的上表面或者上述半导体层暴露面上的电阻接合层；形成在上述电阻接合层上的接合层；以覆盖上述接合层的方式形成的焊盘电极。
(33)根据技术方案(32)所述的半导体发光元件，其特征在于，上述接合层利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成。
(34)根据技术方案(32)或(33)所述的半导体发光元件，其特征在于，上述焊盘电极包含由Au、Al或者含有这些金属中的任一种的合金构成的焊接层。
(35)根据技术方案(34)所述的半导体发光元件，其特征在于，上述焊盘电极由覆盖上述接合层地形成的金属反射层和覆盖上述金属反射层地形成的焊接层构成，上述金属反射层由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中的任一种或者包含这些金属中的任一种的合金构成。
(36)根据技术方案(32)～(35)中任一项所述的半导体发光元件，其特征在于，上述电阻接合层利用由导电性氧化物、硫化锌和硫化铬中的任一种构成的透光性的导电性材料构成，上述导电性氧化物含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni中的任一种。
(37)根据技术方案(32)～(36)中任一项所述的半导体发光元件，其特征在于，上述层叠半导体层构成为以氮化镓系半导体为主体。
(38)根据技术方案(32)～(37)中任一项所述的半导体发光元件，其特征在于，上述层叠半导体层从上述基板侧起按顺序层叠n型半导体层、发光层、p型半导体层而成，上述发光层是多量子阱构造。
(39)一种灯，其特征在于，该灯包括技术方案(32)～(38)中任一项所述的半导体发光元件、配置有上述半导体发光元件并与上述半导体发光元件的一个电极引线接合的第1框架、与上述半导体发光元件的另一个电极引线接合的第2框架、包围上述半导体发光元件地形成的模制件。
(40)一种半导体发光元件的制造方法，该制造方法包括：在基板上形成包含发光层的层叠半导体层的工序；在上述层叠半导体层的上表面形成一个电极的工序；切掉上述层叠半导体层的一部分而形成半导体层暴露面，在上述半导体层暴露面上形成另一个电极的电极形成工序，其特征在于，制造上述一个电极的工序和制造上述另一个电极的工序这两个工序包括以下工序：焊盘形成工序，在上述层叠半导体层的上表面或者上述半导体层暴露面上形成电阻接合层，在上述电阻接合层上形成接合层，以覆盖上述接合层的方式形成焊盘电极；热处理工序，在80℃～700℃的温度下进行用于提高上述电阻接合层和上述接合层之间的密合性的热处理。
(41)根据技术方案(40)所述的半导体发光元件的制造方法，其特征在于，同时进行制造上述一个电极的工序和制造上述另一个电极的工序中的上述焊盘形成工序和上述热处理工序。
(42)一种电子仪器，其装入有技术方案(39)所述的灯。
(43)一种机械装置，其装入有技术方案(42)所述的电子仪器。
采用上述构造，能够提供包括提高了接合性和耐腐蚀性的电极的半导体发光元件及其制造方法以及灯。
本发明的半导体发光元件的一个电极由接合层和覆盖接合层地形成的焊盘电极构成，焊盘电极的最大厚度形成得大于接合层的最大厚度，且由一个或两个以上的层构成，在接合层和焊盘电极的外周部分别形成有外周侧逐渐变薄的倾斜面，因此，能够防止外部的空气或水分进入到接合层，从而能够提高接合层的耐腐蚀性而延长半导体发光元件寿命。
本发明的半导体发光元件的接合层利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成，是最大厚度为
Figure BPA00001311113300121
的范围的薄膜，因此，能够做成提高了透光性电极和焊盘电极之间的接合性、在焊线接合时的拉伸应力作用下也不会被剥离的电极。
本发明的半导体发光元件的焊接层利用由Au、Al或者含有这些金属中的至少一种的合金构成，上述焊接层是最大厚度为50nm～2000nm的范围的薄膜，因此，能够做成提高了焊线对焊盘电极的接合性、在焊线接合时的拉伸应力作用下也不会被剥离的电极。
本发明的半导体发光元件的焊盘电极由覆盖接合层地形成的金属反射层和覆盖金属反射层地形成的焊接层构成，金属反射层由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中的任一种或者包含这些金属中的任一种的合金构成，是最大厚度为20nm～3000nm的范围的薄膜，因此，能提高电极的接合性及耐腐蚀性，能够提高半导体发光元件的发光特性。
本发明的半导体发光元件用的电极的一个电极和另一个电极中的至少任一个由接合层和覆盖接合层地形成的焊盘电极构成，焊盘电极的最大厚度形成得大于接合层的最大厚度，且由一个或两个以上的层构成，在接合层和焊盘电极的外周部分别形成有膜厚朝向外周侧去逐渐变薄的倾斜面，因此，能够做成提高了接合性和耐腐蚀性的电极。本发明的半导体发光元件用的电极也能够用于除发光元件之外的用途。
本发明的半导体发光元件的制造方法的电极形成工序是这样的工序：在层叠半导体层的上表面形成倒锥型掩模之后，在层叠半导体层的上表面上形成接合层，之后，以覆盖接合层的方式形成最大厚度大于接合层的最大厚度的焊盘电极，从而形成一个电极，因此，能够在接合层和焊盘电极的外周部分别形成外周侧逐渐变薄的倾斜面，能够防止外部的空气或者水分进入到接合层，从而能够提高接合层的耐腐蚀性而延长半导体发光元件寿命。
本发明的半导体发光元件的一个电极和另一个电极中的至少任一个包括在上表面具有接合凹部的透光性电极、覆盖上述接合凹部地形成的接合层、覆盖上述接合层地形成且在外周部形成有膜厚朝向外侧去逐渐变薄的倾斜面的焊盘电极，因此，通过形成为在透光性电极的接合凹部内埋入接合层，能够得到透光性电极和接合层之间的较高的接合力，通过形成为焊盘电极覆盖接合层，能够得到焊盘电极和接合层之间的较高的接合力，从而能够得到透光性电极和焊盘电极之间的足够高的接合力，具有优良的电极接合性。
而且，采用本发明的半导体发光元件，在外周部具有膜厚朝向外侧去逐渐变薄的倾斜面的焊盘电极以覆盖接合层的方式形成，因此，能够充分地确保焊盘电极的外周部和焊盘电极的外周部下表面的接触面积，能够得到优良的接合性，并且，能够有效地防止空气、水分从外部通过焊盘电极的外周部与其下表面之间进入，从而能够得到优良的耐腐蚀性。
另外，本发明的灯包括本发明的半导体发光元件，该半导体发光元件包括具有优良的接合性和耐腐蚀性的电极，因此，能够成品率较高地进行制造，耐腐蚀性优良。
另外，本发明的半导体发光元件的制造方法的制造一个电极和另一个电极中的至少任一个的工序包括以下工序：形成透光性电极；在上述透光性电极的上表面形成包括开口部的掩模，该开口部具有截面积朝向底面渐渐变宽的内壁形状；通过蚀刻自上述开口部暴露出的上述透光性电极的上表面而形成接合凹部；以覆盖上述接合凹部的方式形成接合层；通过沿着上述开口部的内壁形状形成外周部的形状，而形成覆盖上述接合层且在外周部具有膜厚朝向外侧去逐渐变薄的倾斜面的焊盘电极；除去上述掩模；因此，能够容易地制造包括具有优良的接合性和耐腐蚀性的电极的本发明的半导体发光元件。
本发明的半导体发光元件的一个电极和另一个电极中的至少任一个或者两者包括形成在层叠半导体层的上表面或者上述半导体层暴露面上的电阻接合层、形成在上述电阻接合层上的接合层、以覆盖上述接合层的方式形成的焊盘电极，因此，一个电极和另一个电极中的任一个或者两者利用形成在电阻接合层上的接合层和以覆盖接合层的方式形成的焊盘电极，能够得到电阻接合层和焊盘电极之间的足够高的接合力，包括具有优良的接合性的电极。
另外，本发明的灯包括本发明的半导体发光元件，该半导体发光元件包括具有优良的接合性的一个电极和另一个电极，因此，能够防止因将焊线接合于焊盘电极时的拉伸应力导致焊盘电极自透光性电极剥离，从而能够成品率较高地进行制造。
另外，本发明的半导体发光元件的制造方法的制造上述一个电极的工序和制造上述另一个电极的工序这两者包括以下工序：焊盘形成工序，在上述层叠半导体层的上表面或者上述半导体层暴露面上形成电阻接合层，在上述电阻接合层上形成接合层，以覆盖上述接合层的方式形成焊盘电极；热处理工序，在80℃～700℃的温度下进行用于提高上述电阻接合层和上述接合层的密合性的热处理，因此，能够得到电阻接合层和接合层之间的密合性优良的半导体发光元件。
并且，在本发明的半导体发光元件的制造方法中，在同时进行制造上述一个电极的工序和制造上述另一个电极的工序中的上述焊盘形成工序和上述热处理工序的情况下，同时形成一个电极和另一个电极，因此，与分别形成一个电极和另一个电极的情况相比，能够高效率且容易地制造。
附图说明
图1是表示本发明的半导体发光元件的一个例子的剖视示意图。
图2是表示本发明的半导体发光元件的一个例子的俯视示意图。
图3是表示本发明的半导体发光元件的层叠半导体层的一个例子的剖视示意图。
图4是本发明的半导体发光元件的p型电极的放大剖视图的一个例子。
图5是本发明的半导体发光元件的p型电极的工序剖视图的一个例子。
图6是本发明的半导体发光元件的p型电极的掩模形成工序剖视图的一个例子。
图7是表示本发明的半导体发光元件的剖视示意图的一个例子。
图8是本发明的半导体发光元件的p型电极的放大剖视图的一个例子。
图9是表示本发明的灯的剖视示意图的一个例子。
图10是本发明的半导体发光元件的p型电极的放大剖视图的一个例子。
图11是本发明的半导体发光元件的p型电极的放大剖视图的一个例子。
图12是表示比较例的半导体发光元件的剖视示意图。
图13是比较例的半导体发光元件的p型电极的工序剖视图。
图14是表示本发明的半导体发光元件的一个例子的图，是半导体发光元件的剖视示意图。
图15是图14所示的半导体发光元件的俯视示意图。
图16是构成图14所示的半导体发光元件的层叠半导体层的放大剖视示意图。
图17是构成图14所示的半导体发光元件的p型电极的放大剖视示意图。
图18是用于说明制造p型电极的工序的工序图的一个例子，是仅将制造有p型电极的区域的一部分放大表示的放大剖视图。
图19是用于说明图18的(b)所示的掩模的制造工序的工序图的一个例子，是仅表示形成有一个p型电极的区域的放大剖视图。
图20是表示本发明的半导体发光元件的另一例子的图，是半导体发光元件的剖视示意图。
图21是表示本发明的半导体发光元件的另一例子的图，是构成半导体发光元件的p型电极的放大剖视示意图。
图22是表示本发明的半导体发光元件的另一例子的图，是半导体发光元件的剖视示意图。
图23是用于说明制造p型电极的工序的工序图，是仅将制造有p型电极的区域的一部分放大表示的放大剖视图。
图24是表示本发明的灯的一个例子的剖视概略图。
图25是用于说明本发明的半导体发光元件的效果的图，是p型电极的放大剖视示意图。
图26是表示本发明的半导体发光元件的一个例子的图，是半导体发光元件的剖视示意图。
图27是图26所示的半导体发光元件的俯视示意图。
图28是构成图26所示的半导体发光元件的层叠半导体层的放大剖视示意图。
图29是用于说明构成图26所示的半导体发光元件的电极的图，图29的(a)是p型电极的放大剖视示意图，图29的(b)是n型电极的放大剖视示意图。
图30是用于说明制造p型电极的工序的工序图，是仅将制造有p型电极111的区域的一部分放大表示的放大剖视图。
图31是用于说明在制造n型电极和p型电极时形成的掩模制造工序的工序图，是仅表示形成有一个p型电极的区域的放大剖视图。
图32是用于说明制造n型电极的工序的工序图，是仅将制造有n型电极的区域的一部分放大表示的放大剖视图。
图33是用于说明制造n型电极108和p型电极111的工序的概略图。
图34是表示本发明的半导体发光元件的另一例子的图，是半导体发光元件的剖视示意图。
图35是表示本发明的半导体发光元件的另一例子的图，是半导体发光元件的剖视示意图。
图36是用于说明制造n型电极128和p型电极111b的工序的工序图，是仅将制造有p型电极111b的区域的一部分放大表示的放大剖视图。
图37是表示本发明的灯的一个例子的剖视概略图。
具体实施方式
下面，使用附图详细说明用于实施本发明的方式。另外，在以下说明中参照的附图所示的各部分的大小、厚度、尺寸等存在与实际的半导体发光元件等的尺寸关系有所不同的情况。
实施方式1
图1～图4是表示本发明实施方式的半导体发光元件的一个例子的图，图1是本发明实施方式的半导体发光元件的剖视示意图，图2是俯视示意图，图3是构成半导体发光元件的层叠半导体层的剖视示意图，图4是构成图1所示的半导体发光元件的p型电极的放大剖视示意图。
半导体发光元件
如图1所示，本发明实施方式的半导体发光元件1的概略构成如下：在基板101上按顺序层叠有缓冲层102、基底层103、包含发光层105的层叠半导体层20，并且，在层叠半导体层20的上表面106c上层叠有透光性电极109，在透光性电极109的上表面109c的一部分上形成有一个(一个传导型)电极111，在切掉层叠半导体层20的一部分而形成的半导体层暴露面104c上形成有另一个(另一个传导型)电极108。
层叠半导体层20自基板101侧起按顺序层叠有n型半导体层104、发光层105、p型半导体层106。透光性电极109的上表面109c的、未形成有一个传导型电极111的部分被保护膜10所覆盖。另外，一个传导型电极111层叠有接合层110和焊盘电极120，该焊盘电极120由金属反射层117和焊接层119构成。
另外，以一个电极111为p型电极、另一个电极108为n型电极来进行以下的说明。
本发明实施方式的半导体发光元件1通过对p型电极(一个传导型电极)111和n型电极(另一个传导型电极)108之间施加电压而通入电流，能够自发光层105得到发光，其是将来自发光层105的光从形成有具有反射功能的焊盘电极120(反射性焊盘电极)的一侧放出的面朝上装配型的发光元件。
来自发光层105的发光的一部分透过透光性电极109和接合层110，在接合层110和焊盘电极120的界面处被焊盘电极120反射，再次导入到层叠半导体层20的内部。然后，被再次导入到层叠半导体层20的光反复进一步进行透过和反射之后，被从除了焊盘电极120的形成区域之外的部位放出到半导体发光元件1的外部。
基板
作为本发明实施方式的半导体发光元件1的基板101，只要是在表面外延生长(epitaxial growth)有Ⅲ族氮化物半导体结晶的基板即可，没有特别的限定，可以选择使用各种基板。例如可以使用由蓝宝石、SiC、硅、氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨、钼等构成的基板。
另外，在上述基板中，特别优选使用以c面为主面的蓝宝石基板。在使用蓝宝石基板的情况下，最好在蓝宝石的c面上形成缓冲层102。
另外，在上述基板中，可以使用公知的通过在高温下接触氨而引起化学改性的氧化物基板、金属基板等，也可以不使用氨地形成缓冲层102，在使用氨的方法中，在为了构成后述的n型半导体层104而成膜基底层103的情况下，由于缓冲层102也起到涂覆层的作用，因此，上述方法在防止基板101的化学改性这一点上是有效的。
另外，在利用溅射法形成缓冲层102的情况下，能够将基板101的温度抑制得较低，因此，在使用由具有高温下分解的性质的材料构成的基板101的情况下，也能够不对基板101造成损伤地在基板上成膜各层。
层叠半导体层
本发明实施方式的半导体发光元件1的层叠半导体层20例如是由Ⅲ族氮化物半导体构成的层，如图1所示，在基板101上按顺序层叠有n型半导体层104、发光层105和p型半导体层106。
另外，如图3所示，n型半导体层104、发光层105和p型半导体层106各层也可以分别由多个半导体层构成。并且，层叠半导体层20也可以称作还包括基底层103、缓冲层102。
另外，层叠半导体层20在利用MOCVD法形成时能够得到结晶性良好的构造，但通过也利用溅射法使条件最佳化，能够形成具有比MOCVD法更优良的结晶性的半导体层。下面，依次进行说明。
缓冲层
缓冲层(中间层)102优选由多晶AlxGa1-xN(0≤x≤1)构成，更优选由单晶AlxGa1-xN(0≤x≤1)构成。
如上所述，缓冲层102能够利用MOCVD法形成，也可以利用溅射法形成。在利用溅射法形成缓冲层102的情况下，能够将形成缓冲层102时的基板101的温度抑制得较低，因此，在使用由具有高温下分解的性质的材料构成的基板101的情况下，也能够不对基板101造成损伤地在基板101上成膜各层，较为理想。
如上所述，缓冲层102可以做成例如由多晶AlxGa1-xN(0≤x≤1)构成的、厚度0.01～0.5μm的构造。在缓冲层102的厚度小于0.01μm时，存在无法利用缓冲层102充分地获得缓和基板101和基底层103的晶格常数差异的效果的情况。另外，在缓冲层102的厚度大于0.5μm时，无论作为缓冲层102的功能是否变化，缓冲层102的成膜处理时间都变长，有可能导致生产率降低。
缓冲层102具有缓和基板101和基底层103的晶格常数差异、容易地在基板101的(0001)C面上形成C轴取向的单晶层的作用。因而，在缓冲层102上层叠单晶的基底层103时，能够层叠单层结晶性更佳的基底层103。另外，在本发明中，优选进行缓冲层形成工序，但也可以不进行。
缓冲层102也可以具有由Ⅲ族氮化物半导体构成的六方晶系的结晶构造。另外，形成缓冲层102的Ⅲ族氮化物半导体的结晶也可以具有单晶构造，优选采用具有单晶构造的结晶。Ⅲ族氮化物半导体的结晶通过控制生长条件，不仅向上方、也向面内方向生长而形成单晶构造。因此，通过控制缓冲层102的成膜条件，能够做成由单晶构造的Ⅲ族氮化物半导体的结晶构成的缓冲层102。在基板101上成膜了具有该单晶构造的缓冲层102的情况下，有效地发挥缓冲层102的缓冲功能，因此，成膜在缓冲层102上的Ⅲ族氮化物半导体成为具有良好的取向性和结晶性的结晶膜。
另外，形成缓冲层102的Ⅲ族氮化物半导体的结晶通过控制成膜条件，也能够做成由以六棱柱为基本的集合组织构成的柱状结晶(多晶)。另外，这里的由集合组织(texture)构成的柱状结晶是指在相邻的晶粒之间形成晶界而将晶粒隔开、结晶自身的纵截面形状为柱状的结晶。
基底层
作为基底层103，能够列举出AlxGayInzN(0≤x≤1、0≤y≤1、0≤z≤1、x+y+z＝1)，但在使用AlxGa1-xN(0≤x＜1)时，能够形成结晶性良好的基底层103，因此较为理想。
基底层103的膜厚优选为0.1μm以上，更优选为0.5μm以上，最优选为1μm以上。做成该膜厚以上易于得到结晶性良好的AlxGa1-xN层。
为了使基底层103的结晶性良好，期望基底层103不掺杂杂质。但是，在需要p型或n型的导电性的情况下，能够添加受主杂质或施主杂质。
n型半导体层
如图3所示，n型半导体层104通常优选由n接触层104a和n包层104b构成。另外，n接触层104a也可以兼用作n包层104b。另外，也可以将上述基底层包含在n型半导体层104中。
n接触层104a是用于设置n型电极的层。作为n接触层104a，优选由AlxGa1-xN(0≤x＜1、优选为0≤x≤0.5、更优选为0≤x≤0.1)构成。
另外，优选在n接触层104a中掺杂有n型杂质，在以1×1017～1×1020/cm3、优选为1×1018～1×1019/cm3的浓度含有n型杂质时，在维持n型杂质与n型电极的良好的电阻接触这一点上较为理想。作为n型杂质，并没有特别的限定，例如能够列举出Si、Ge及Sn等，优选Si及Ge。
n接触层104a的膜厚优选为0.5～5μm，更优选设定为1～3μm的范围。在n接触层104a的膜厚处于上述范围时，能够良好地维持半导体的结晶性。
优选在n接触层104a和发光层105之间设置n包层104b。n包层104b是用于向发光层105中注入载体并封入载体的层。n包层104b可以由AlGaN、GaN、GaInN等形成。另外，也可以做成这些构造的异质结、多次层叠的超晶格构造。不言而喻，在由GaInN形成n包层104b的情况下，期望大于发光层105的GaInN的带隙(band-gap)。
n包层104b的膜厚并没有特别的限定，但优选为0.005～0.5μm，更优选为0.005～0.1μm。n包层104b的n型掺杂浓度优选为1×1017～1×1020/cm3、更优选为1×1018～1×1019/cm3。掺杂浓度为该范围时，在维持良好的结晶性及降低元件的动作电压的方面较为理想。
另外，在将n包层104b做成包含超晶格构造的层的情况下，虽省略详细的图示，但也可以包含层叠有n侧第1层和n侧第2层的构造，该n侧第1层由具有100埃以下的膜厚的Ⅲ族氮化物半导体构成；该n侧第2层与该n侧第1层的组成不同并由具有100埃以下的膜厚的Ⅲ族氮化物半导体构成。
另外，n包层104b也可以包含n侧第1层和n侧第2层交替地反复层叠而成的构造。另外，优选上述n侧第1层或n侧第2层中的任一个做成与活性层(发光层105)相接触的构造。
上述的n侧第1层和n侧第2层例如可以为含有Al的AlGaN系(有时简记作AlGaN)、含有In的GaInN系(有时简记作GaInN)、GaN的组成。
另外，n侧第1层和n侧第2层也可以是GaInN/GaN的交替构造、AlGaN/GaN的交替构造、GaInN/AlGaN的交替构造、组成不同的GaInN/GaInN的交替构造(本发明中的“组成不同”的说明是指各元素组成比不同，下同)、组成不同的AlGaN/AlGaN的交替构造。
在本发明中，n侧第1层和n侧第2层优选为GaInN/GaN的交替构造或组成不同的GaInN/GaInN。
上述n侧第1层和n侧第2层的超晶格层优选分别为60埃以下，更优选分别为40埃以下，最优选分别为10埃～40埃的范围。在形成超晶格层的n侧第1层和n侧第2层的膜厚大于100埃时，易于产生结晶缺陷，并不理想。
上述n侧第1层和n侧第2层既可以分别是掺杂的构造，也可以是掺杂构造/未掺杂构造的组合。作为掺杂的杂质，可以没有任何限制地相对于上述材料组成使用以往公知的物质。例如，在使用GaInN/GaN的交替构造或组成不同的GaInN/GaInN的交替构造作为n包层的情况下，Si作为杂质较佳。
另外，上述的n侧超晶格多层膜即使是GaInN、AlGaN、GaN所代表的组成相同，也可以适当地掺杂、不掺杂地制作。
发光层
作为层叠在n型半导体层104上的发光层105，存在单量子阱构造或者多量子阱构造等的发光层105。
作为图3所示的量子阱构造的阱层105b，通常使用由Ga1- yInyN(0＜y＜0.4)构成的Ⅲ族氮化物半导体。作为阱层105b的膜厚，可以做成能够得到量子效果的程度的膜厚、例如1～10nm，优选做成2～6nm，此时在发光输出的方面较为理想。
另外，在多量子阱构造的发光层105的情况下，将上述Ga1 -yInyN作为阱层105b，将带隙能(band-gap energy)大于阱层105b的AlzGa1-zN(0≤z＜0.3)作为障壁层105a。根据设计，在阱层105b和障壁层105a中既可以掺杂杂质，也可以不掺杂杂质。
p型半导体层
如图3所示，p型半导体层106通常由p包层106a和p接触层106b构成。另外，p接触层106b也能够兼用作p包层106a。
p包层106a是用于将载体封入发光层105并注入载体的层。p包层106a是带隙能大于发光层105的组成，只要能够将载体封入发光层105即可，没有特别的限定，但优选列举出AlxGa1-xN(0＜x≤0.4)的p包层106a。
p包层106a由该AlGaN构成时，在将载体封入发光层的方面较为理想。p包层106a的膜厚并没有特别的限定，但优选为1～400nm，更优选为5～100nm。
p包层106a的p型掺杂浓度优选为1×1018～1×1021/cm3，更优选为1×1019～1×1020/cm3。在p型掺杂浓度为上述范围时，不会降低结晶性就能够得到良好的p型结晶。
另外，p包层106a也可以做成多次层叠而成的超晶格构造。
另外，在将p包层106a做成包含超晶格构造的层的情况下，虽省略详细的图示，但也可以包含层叠有p侧第1层和p侧第2层的构造，该p侧第1层由具有100埃以下的膜厚的Ⅲ族氮化物半导体构成，该p侧第2层与该p侧第1层的组成不同并由具有100埃以下的膜厚的Ⅲ族氮化物半导体构成。另外，也可以包含p侧第1层和p侧第2层交替反复层叠而成的构造。
上述p侧第1层和p侧第2层也可以是各不相同的组成、例如AlGaN、GaInN或GaN中的任一种组成，另外，也可以是GaInN/GaN的交替构造、AlGaN/GaN的交替构造或GaInN/AlGaN的交替构造。
在本发明中，p侧第1层和p侧第2层优选为AlGaN/AlGaN或AlGaN/GaN的交替构造。
上述p侧第1层和p侧第2层的超晶格层优选分别为60埃以下，更优选分别为40埃以下，最优选分别为10埃～40埃的范围。在形成超晶格层的p侧第1层和p侧第2层的膜厚大于100埃时，成为包含很多结晶缺陷等的层，并不理想。
上述p侧第1层和p侧第2层既可以分别是掺杂的构造，也可以是掺杂构造/未掺杂构造的组合。作为掺杂的杂质，对于上述材料组成可以没有任何限制地使用以往公知的物质。例如，在使用AlGaN/GaN的交替构造或组成不同的AlGaN/AlGaN的交替构造作为p包层的情况下，Mg作为杂质较佳。另外，上述的p侧超晶格多层膜即使是GaInN、AlGaN、GaN所代表的组成相同，也可以适当掺杂、不掺杂地制作。
p接触层106b是用于设置正极的层。p接触层106b优选为AlxGa1-xN(0≤x≤0.4)。在Al组成为上述范围时，在维持良好的结晶性及与p电阻电极的良好的电阻接触的方面较为理想。
在以1×1018～1×1021/cm3的浓度、优选为5×1019～5×1020/cm3的浓度含有p型杂质(掺杂剂)时，在维持良好的电阻接触、防止产生裂纹、维持良好的结晶性的方面较为理想。作为p型杂质，并没有特别的限定，例如优选列举出Mg。
p接触层106b的膜厚并没有特别的限定，优选为0.01～0.5μm，更优选为0.05～0.2μm。在p接触层106b的膜厚为该范围时，在发光输出这一点上较为理想。
n型电极
如图1所示，在n型半导体层104的暴露面104c上形成有n型电极108。在这样地形成n型电极108时，利用蚀刻等方法切掉除去发光层105和p型半导体层106的一部分而使n型半导体层104的n接触层暴露出，从而在该暴露面104c上形成n型电极108。
如图2所示，俯视时n型电极108为圆形，但并不限定于该形状，可以做成多边形状等任意的形状。另外，n型电极108兼用作焊盘电极，能够连接焊线。另外，作为n型电极108，可以利用在该技术领域中广为知晓的惯用方法设置众所周知的各种组成、构造。
另外，n型电极108也可以与p型电极111同样地形成具有膜厚朝向外周侧去逐渐变薄的倾斜面的接合层，并以覆盖该接合层的方式形成焊盘电极。另外，此时也可以形成透过性电极、保护膜。由此，能够防止外部的空气或水分进入到n型电极108的接合层，从而能够提高接合层的耐腐蚀性而延长半导体发光元件寿命。
透光性电极
如图1所示，在p型半导体层106上层叠有透光性电极109。
如图2所示，俯视时，透光性电极109形成为覆盖利用蚀刻等方法除去了一部分的p型半导体层106的上表面106c的大致整个面，以形成n型电极108，但其并不限定于该形状，也可以空出间隙地形成为格子状、树形状。另外，透光性电极109的构造也可以包含以往公知的构造而没有任何限制地使用任何构造。
优选透光性电极109与p型半导体层106的接触阻力较小。另外，从将来自发光层105的光放出到形成有焊盘电极107的一侧的观点出发，透光性电极109优选透光性优良。并且，为了使电流在p型半导体层106的整个面中均匀地扩散，透光性电极109优选具有优良的导电性。
根据以上内容，作为透光性电极109的构成材料，优选利用由导电性氧化物、硫化锌和硫化铬中的任一种构成的透光性的导电性材料，上述导电性氧化物含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni中的任一种。
另外，作为导电性氧化物，优选ITO(氧化铟锡(In2O3-SnO2))、IZO(氧化铟锌(In2O3-ZnO))、AZO(氧化铝锌(ZnO-Al2O3))、GZO(氧化镓锌(ZnO-Ga2O3))、氟掺杂氧化锡、氧化钛等。
通过利用在该技术领域中广为知晓的惯用方法设置这些材料，能够形成透光性电极109。另外，也存在形成透光性电极109之后实施以合金化、透明化为目的的热退火的情况，但也可以不实施。
透光性电极109可以使用结晶化的构造，能够特别优选使用包含In2O3结晶的透光性电极(例如ITO、IZO等)，该In2O3结晶具有六方晶体构造或红绿柱石构造。
例如，在使用包含六方晶体构造的In2O3结晶的IZO作为透光性电极109的情况下，能够使用蚀刻性优良的非晶形IZO膜加工成指定形状，之后，通过利用热处理等从非晶形状态转变为包含该结晶的构造，能够加工成透光性比非晶形IZO膜更加优良的电极。
另外，作为IZO膜，优选使用电阻率最低的组成。
例如，IZO中的ZnO浓度优选为1～20质量％，更优选为5～15质量％的范围。特别优选为10质量％。另外，IZO膜的膜厚优选为能够得到低电阻率、高透光率的35nm～10000nm(10μm)的范围。并且，从生产成本的方面考虑，IZO膜的膜厚优选为1000nm(1μm)以下。
IZO膜的图案形成最好在进行后述的热处理工序之前进行。利用热处理使非晶形状态的IZO膜成为结晶化的IZO膜，因此，与非晶形状态的IZO膜相比更加难以蚀刻。相对于此，由于热处理前的IZO膜是非晶形状态，因此，能够使用众所周知的蚀刻液(ITO-07N蚀刻液(关东化学公司制))容易且高精度地进行蚀刻。
非晶形状态的IZO膜的蚀刻也可以使用干蚀刻装置来进行。此时，蚀刻气体可以使用Cl2、SiCl4、BCl3等。非晶形状态的IZO膜通过进行例如500℃～1000℃的热处理并控制条件，能够做成包含六方晶体构造的In2O3结晶的IZO膜、包含红绿柱石构造的In2O3结晶的IZO膜。由于包含六方晶体构造的In2O3结晶的IZO膜如上所述那样难以蚀刻，因此，优选在上述蚀刻处理之后进行热处理。
IZO膜的热处理最好在不含有O2的气氛下进行，作为不含有O2的气氛，能够列举出N2气氛等不活性气体气氛或者N2等不活性气体和H2的混合气体气氛等，最好在N2气氛或者N2和H2的混合气体气氛中进行。另外，在N2气氛或者N2和H2的混合气体气氛中进行IZO膜的热处理时，例如能够使IZO膜结晶化为包含六方晶体构造的In2O3结晶的IZO膜，并能有效地减少IZO膜的薄层电阻。
另外，IZO膜的热处理温度优选为500℃～1000℃。在小于500℃的温度下进行热处理的情况下，有可能无法使IZO膜充分地结晶化，存在IZO膜的透光率并不足够高的情况。在大于1000℃的温度下进行热处理的情况下，IZO膜虽然结晶化，但有时IZO膜的透光率并不足够高。另外，在大于1000℃的温度下进行热处理的情况下，也有可能使处于IZO膜之下的半导体层劣化。
在使非晶形状态的IZO膜结晶化的情况下，成膜条件、热处理条件等不同时，IZO膜中的结晶构造有所不同。但是，在本发明的实施方式中，在与粘接层的粘接性这一点上，透光性电极并不限定材料，但优选为结晶性的材料，特别是在结晶性IZO的情况下，既可以是包含红绿柱石构造的In2O3结晶的IZO，也可以是包含六方晶体构造的In2O3结晶的IZO。特别是包含六方晶体构造的In2O3结晶的IZO更佳。
特别是，如上所述，利用热处理而结晶化了的IZO膜与非晶形状态的IZO膜相比，其与接合层110、p型半导体层106的密合性较佳，因此，在本发明的实施方式中非常有效。
p型电极
图4是图1所示的本发明实施方式的半导体发光元件1的p型电极111的放大剖视图。
如图4所示，p型电极(一个传导型电极)111的概略构成为由透光性电极109、接合层110和焊盘电极120构成，形成在p型半导体层106上。
透光性电极109的上表面109c被由SiO2构成的保护膜10覆盖，保护膜10的一部分开口而形成开口部10d，透光性电极109的上表面109c的一部分从开口部10d暴露出。
接合层110形成为以大致均匀的膜厚覆盖从开口部10d暴露出的透光性电极109的上表面109c，且其膜厚在开口部10d的外周侧较厚，并且，该接合层110覆盖保护膜10的端部10c。另外，在覆盖保护膜10的端部10c的接合层110的外周部110d形成有膜厚朝向外周侧去逐渐变薄的倾斜面110c。
焊盘电极120由形成得比接合层110的最大厚度厚的金属反射层117和焊接层119构成。另外，在焊盘电极120的外周部120d形成有膜厚朝向外周侧去逐渐变薄的倾斜面119c。
在金属反射层117的外周部形成有膜厚朝向上述外周侧去逐渐变薄的倾斜面117c。另外，金属反射层117形成为覆盖接合层110。即，金属反射层117形成为完全覆盖接合层110的倾斜面110c的前部的最前端部、即完全覆盖在形成俯视接合层110时的轮廓线的边界部之上。即，在俯视时，金属反射层117形成为覆盖接合层110，并伸出至接合层110的外周侧，因此，能够使接合层110的任何部分都不从金属反射层117下暴露出。
并且，在焊接层119的外周部形成有膜厚朝向上述外周侧去逐渐变薄的倾斜面119c。另外，焊接层119形成为覆盖金属反射层117。即，焊接层119形成为完全覆盖金属反射层117的倾斜面117c的前部的最前端部、即完全覆盖形成俯视金属反射层117时的轮廓线的边界部之上。即，在俯视时，焊接层119形成为覆盖金属反射层117，并伸出至金属反射层117的外周侧，因此，能够使金属反射层117的任何部分都不从焊接层119下暴露出。
利用以上构造，接合层110在外周部形成有膜厚朝向外周侧去逐渐变薄的倾斜面110c，并且，被金属反射层117和焊接层119从外部双重屏蔽，因此，只要不通过保护膜10和焊接层119的接合面及保护膜10和金属反射层117的接合面，半导体发光元件1的外部的空气或水分就无法进入到接合层110，能够大幅度减少外部的空气、水分进入接合层110的可能性。
由此，接合层110不会容易地被分解，提高了接合层110的耐腐蚀性，从而能够延长半导体发光元件的元件寿命。
另外，优选在形成接合层110之前，对透光性电极109的暴露出的上表面109c进行湿蚀刻而形成去除了杂质、缺陷的新面。由此，能够提高透光性电极109的上表面109c和接合层110的密合性。
接合层
为了提高焊盘电极120相对于透光性电极109的接合强度，而将图1所示的接合层110层叠在透光性电极109和焊盘电极120之间。另外，为了使透过透光性电极109而照射到焊盘电极120上的来自发光层105的光不受损失地透过，优选接合层110具有透光性。
接合层110优选为利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成。由此，能够同时发挥接合强度和透光性。接合层110更优选为利用从由Cr、Ti、W、Mo、Zr、Hf、Co、Rh、Ir、Ni构成的组中选出的至少一种元素构成，进一步优选为利用从由Cr、Ti、W、Mo、Rh、Co、Ni构成的组中选出的至少一种元素构成。特别是，通过使用Cr、Ti、Mo、Ni、Co等金属，能够很大地提高焊盘电极120相对于透光性电极109的接合强度。
另外，接合层110优选最大厚度为
Figure BPA00001311113300321
的范围的薄膜。由此，能够不遮挡来自发光层105的光地有效地使其透过。另外，在最大厚度小于时，接合层110的强度降低，由此，焊盘电极120相对于透光性电极109的接合强度降低，因此并不理想。
焊盘电极
如图1所示，焊盘电极120由从透光性电极109侧起按顺序层叠金属反射层117和焊接层119而成的层叠体构成。
另外，焊盘电极120既可以是仅由金属反射层117构成的单层构造，也可以在金属反射层117和焊接层119之间插入用于强化焊盘电极120的整体强度的阻挡层而做成三层构造。
金属反射层
图1所示的金属反射层117优选由反射率较高的金属构成，更优选由Ru、Rh、Pd、Os、Ir、Pt等白金族金属、Al、Ag、Ti及含有这些金属中的至少一种的合金构成。由此，能够有效地反射来自发光层105的光。
其中，Al、Ag、Pt及含有这些金属中的至少一种的合金通常作为电极用的材料，在取得的容易性、处理的容易性等方面较佳。
另外，金属反射层117在由具有高反射率的金属形成的情况下，最大厚度最好为20～3000nm。在金属反射层117过薄时，无法得到充分的反射效果。在金属反射层117过厚时，并没有特别的优点，仅是引起了工序时间的长时间化和材料浪费。更优选为50～1000nm，最优选为100～500nm。
另外，金属反射层117密合于接合层110在高效率地反射来自发光层105的光、并提高焊盘电极120的接合强度的方面较为理想。因此，为了使焊盘电极120得到充分的强度，需要借助接合层110将金属反射层117牢固地接合于透光性电极109上。最低限度优选为在利用通常的方法将金线连接于焊盘电极的工序中不会剥离的程度的强度。从光的反射性等方面考虑，特别适合使用Rh、Pd、Ir、Pt及含有这些金属中的至少一种的合金作为金属反射层117。
另外，焊盘电极120的反射率根据金属反射层117的构成材料而变化较大，最好为60％以上。更优选为80％以上，90％以上更佳。反射率能够利用分光光度计等比较容易地测定。但是，由于焊盘电极120其自身的面积较小，因此难以测定反射率。因此，能够使用这样的方法进行测定：在形成焊盘电极时将面积较大的“仿真基板(dummy substrate)”、例如玻璃基板放入到腔室中，同时在仿真基板上同样地制成焊盘电极进行测定等的方法。
焊盘电极120也可以仅由上述反射率较高的金属构成。即，焊盘电极120也可以仅由金属反射层117构成。但是，作为焊盘电极120，公知有采用各种材料的各种构造的电极，既可以在这些公知的电极的半导体层侧(透光性电极侧)重新设置上述金属反射层，也可以将这些公知的电极的半导体层侧的最下层替换为上述金属反射层。
焊接层
图1所示的焊接层119优选由Au、Al或者含有这些金属中的至少一种的合金构成。由于Au及Al是与大多用作焊球的金球的密合性较佳的金属，因此，通过使用Au、Al或者含有这些金属中的至少一种的合金，能够做成与焊线的密合性优良的焊接层。其中，特别优选为Au。
另外，焊接层119的最大厚度优选为50nm～2000nm的范围，更优选为100nm～1500nm。
在厚度过薄时，与焊球的密合性变差，即使过厚也不会产生特别的优点，仅是会导致成本增加。
朝向焊盘电极120的光在焊盘电极120的最下表面(透光性电极侧的面)的金属反射层117被反射，一部分散射而向横向或斜向行进，一部分向焊盘电极120的正下方行进。散射而向横向、斜向行进的光从半导体发光元件1的侧面被放出到外部。另一方面，向焊盘电极120的正下方行进的光在半导体发光元件1的下表面进一步被散射、反射，通过侧面、透光性电极109(其上不存在焊盘电极的部分)被放出到外部。
焊盘电极120只要是在透光性电极109上，在任何部位都能够形成。例如可以形成在距n型电极108最远的位置，也可以形成在半导体发光元件1的中心等。但是，若形成在过于接近n型电极108的位置，则在焊接时会在线之间、球之间产生短路，因此并不理想。
另外，作为焊盘电极120的电极面积，虽然越大越易于进行焊接作业，但会妨碍放出发光。例如，覆盖超过芯片面的面积的一半的面积会妨碍放出发光，输出显著降低。若相反地过小，则难以进行焊接作业，降低了产品生成率。
具体地讲，优选为稍稍大于焊球的直径的程度，通常为直径100μm的圆形程度。
在上述接合层、金属反射层、焊接层等的金属元素中，可以混入同一种金属元素，也可以是不同金属元素的组合的构造。
阻挡层
另外，也可以向金属反射层117和焊接层119之间插入阻挡层而将焊盘电极120做成三层构造。
阻挡层具有强化焊盘电极120的整体强度的作用，例如形成在焊盘电极120的金属反射层上。因此，需要使用比较坚固的金属材料或者使膜厚足够地厚。材料优选为Ti、Cr或Al。其中，在材料强度这一点上优选为Ti。
也可以由金属反射层117兼用作阻挡层。在将具有良好的反射率、机械性质也很坚固的金属材料形成得较厚的情况下，并不一定需要形成阻挡层。例如在使用Al或Pt作为金属反射层117的情况下，并不一定需要阻挡层。阻挡层的最大厚度最好为20～3000nm。在阻挡层过薄时，无法得到充分的强度强化效果，即使过厚也不会产生特别的优点，仅是会导致成本增加。更优选为50～1000nm，最优选为100～500nm。
与上述实施方式1相关的实施方式2～6在之后另行说明。
实施方式7
图14～图17是表示本发明实施方式的半导体发光元件的一个例子的图，图14是本发明实施方式的半导体发光元件的剖视示意图，图15是俯视示意图，图16是构成半导体发光元件的层叠半导体层的剖视示意图，图17是构成图14所示的半导体发光元件的p型电极的放大剖视示意图。
如图14所示，本实施方式的半导体发光元件1包括基板101、形成在基板101上的层叠半导体层20、形成于层叠半导体层20的上表面106c上的p型电极111(一个电极)、形成在层叠半导体层20的一部分被切掉而成的半导体层暴露面104c上的n型电极108(另一个电极)。
如图14所示，层叠半导体层20自基板101侧起按顺序层叠有n型半导体层104、发光层105、p型半导体层106。而且，在本实施方式的半导体发光元件1中，通过对p型电极111和n型电极108之间施加电压而通入电流，能够自发光层105得到发光。另外，本实施方式的半导体发光元件1是从形成有p型电极111的一侧放出光的面朝上装配型的发光元件。
与实施方式1的半导体发光元件相比，实施方式7的半导体发光元件具有电极在层叠半导体层20的上表面上的设置构造基本上不同的特征。
即，在实施方式7中提供了一种半导体发光元件的构造，其特征在于，一个电极和上述另一个电极中的至少任一个电极包括在上表面具有接合凹部的透光性电极、形成为覆盖上述接合凹部的接合层、形成为覆盖上述接合层且在外周部形成有膜厚朝向外侧去逐渐变薄的倾斜面的焊盘电极。
因而，在实施方式7的半导体发光元件中，构成半导体发光元件的基板、具有发光层的层叠半导体层的构造能够在与实施方式1基本上相同的范围内构成。
下面，为了叙述与上述实施方式1的半导体发光元件的构造不同的特征而详细地进行说明。
p型电极
如图17所示，p型电极111包括透光性电极109、接合层110和焊盘电极120。如图17所示，在透光性电极109的上表面109c上设有接合凹部109a。另外，如图14所示，在透光性电极109的上表面109c中的未形成接合凹部109a的区域中，以覆盖透光性电极109的方式形成有透明保护膜10a。换言之，形成有接合凹部109a的区域做成透明保护膜10a的一部分开口而成的开口部10d。在从开口部10d暴露出的接合凹部109a上，以覆盖接合凹部109a的方式形成有接合层110，在接合层110上，以覆盖接合层110的方式形成有焊盘电极120。而且，如图17所示，接合层110的外缘部及焊盘电极120(金属反射层117及焊接层119)的外缘部配置在透明保护膜10a上。另外，焊盘电极120在外周部120d上设有膜厚朝向外侧去逐渐变薄的倾斜面119c。而且，在本实施方式的半导体发光元件1中，如图17所示，焊盘电极120的外缘部缘部被保护膜10b覆盖。
透光性电极
透光性电极109如图14所示那样设置在p型半导体层106的上表面106c上，如图17所示那样在上表面109c上具有接合凹部109a。透光性电极109的接合凹部109a的深度并没有特别的限定，但优选为透光性电极109的厚度的1/10左右的尺寸。另外，接合凹部109a的平面形状可以做成圆形、多边形等任意的形状，并没有特别的限定，但为了易于进行焊接作业，优选如图15所示那样为圆形。
另外，如图15所示，透光性电极109俯视时形成为覆盖p型半导体层106的上表面106c的大致整个面，但并不限定于该形状，也可以空出间隙地形成为格子状、树形状。
另外，透光性电极109的接合凹部109a可以形成在透光性电极109上的任何部位。例如，既可以形成在距n型电极108最远的位置，也可以形成在半导体发光元件1的中心。但是，若形成在过于接近n型电极108的位置，则在将引线接合于形成在接合凹部109a上的焊盘电极120上时会在线之间、球之间产生短路，因此并不理想。
透光性电极109的材质方面的特征能够应用与实施方式1的半导体发光元件的说明相同的范围，因此省略详细地说明。
接合层
为了提高焊盘电极120相对于透光性电极109的接合强度而将接合层110层叠在透光性电极109和焊盘电极120之间。如图17所示，接合层110以覆盖接合凹部109a内及透明保护膜10a的端部10c的方式连续地形成。而且，在本实施方式中，通过形成为在透光性电极109的接合凹部109a内及透明保护膜10a的开口部10d内埋入接合层110，能够得到透光性电极109和接合层110之间的较高的接合力。
另外，接合层110的厚度在透光性电极109的接合凹部109a的内壁面上及透明保护膜10a的开口部10d的内壁面上大致均匀。而且，在开口部10d的外侧，接合层110的厚度朝向外侧去膜厚逐渐变薄，在接合层110的外周部110d形成有倾斜面110c。
接合层110优选具有透光性。在接合层110具有透光性的情况下，能够使照射于焊盘电极120的来自发光层105的光不受损失地透过。更详细地讲，在接合层110具有透光性的情况下，来自发光层105的发光的一部分透过透光性电极109和接合层110，在接合层110和焊盘电极120的界面处被焊盘电极120(本实施方式中是金属反射层117)反射。被焊盘电极120反射后的光被再次导入到层叠半导体层20的内部，反复透过和反射之后从除焊盘电极120的形成区域之外的部位被放出到半导体发光元件1的外部。因而，在接合层110具有透光性的情况下，能够将来自发光层105的光高效率地放出到半导体发光元件1的外部。
接合层110优选为利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成。通过由上述材料构成接合层110，能够在提高焊盘电极120相对于透光性电极109的接合强度的同时发挥透光性。另外，接合层110更优选为利用从由Cr、Ti、W、Mo、Zr、Hf、Co、Rh、Ir、Ni构成的组中选出的至少一种元素构成，进一步优选为利用从由Cr、Ti、W、Mo、Rh、Co、Ni构成的组中选出的至少一种元素构成。特别是，通过使用Cr、Ti、Mo、Ni、Co等金属作为接合层110的材料，能够很大地提高焊盘电极120相对于透光性电极109的接合强度。
另外，例如在透光性电极109由IZO、ITO等金属氧化物等构成、焊盘电极120由Ag、Al等构成的情况下，作为接合层110的材料，特别优选采用相对于金属氧化物和Ag、Al均能得到良好的接合性的Cr。
另外，接合层110优选最大厚度为
Figure BPA00001311113300391
的范围的薄膜。通过使接合层110的最大厚度为上述范围，能够具有能够不遮挡来自发光层105的光而使其有效地透过的优良的透光性。另外，在上述最大厚度小于
Figure BPA00001311113300392
时，接合层110的强度降低，由此，焊盘电极120相对于透光性电极109的接合强度降低，因此并不理想。
焊盘电极
焊盘电极120由从透光性电极109侧起按顺序层叠金属反射层117和焊接层119而成的层叠体构成。另外，焊盘电极120既可以是仅由焊接层119构成的单层构造或仅由金属反射层117构成的单层构造，也可以在金属反射层117和焊接层119之间插入阻挡层而做成三层构造。另外，在构成接合层110、金属反射层117、焊接层119、阻挡层的金属元素中，既可以包含相同的金属元素，也可以是各不相同的金属元素的组合。
在本实施方式中，焊盘电极120的反射率根据构成金属反射层117的材料而变化较大，反射率最好为60％以上，更优选反射率为80％以上，反射率为90％以上更佳。反射率能够利用分光光度计等比较容易地测定。但是，由于焊盘电极120其自身的面积较小，因此难以测定反射率。因此，例如能够使用这样的方法进行测定：在将透明玻璃制的面积较大的“仿真基板”放入到形成焊盘电极的腔室内而形成焊盘电极的同时，在仿真基板上同样地制成焊盘电极，测定形成在仿真基板上的焊盘电极的反射率等的方法。
焊盘电极120的面积越大，越能够容易地进行焊接作业，因此较为理想，但焊盘电极120的面积越大，越会妨碍放出光。具体地讲，例如在焊盘电极120的面积超过透光性电极109上的面积的一半的情况下，焊盘电极120会妨碍放出光，因此输出显著降低。反之，在焊盘电极120的面积过小时，难以进行焊接作业，产品的成品率降低。因而，焊盘电极120的面积优选为稍稍大于焊球直径的程度的大小，具体地讲，优选为上表面的直径100μm左右且越靠近透明保护膜10a侧直径越大的大致圆柱状的形状。
金属反射层
金属反射层117以覆盖接合层110的方式形成。另外，在金属反射层117的外周部形成有膜厚朝向外侧去逐渐变薄的倾斜面117c。因而，金属反射层117形成为完全覆盖接合层110的倾斜面110c的透明保护膜10a侧的最前端部、即完全覆盖形成俯视接合层110时的轮廓线的边界部之上。即，金属反射层117形成为俯视时覆盖接合层110，并伸出至接合层110的外侧，能够使接合层110的任何部分都不会从金属反射层117下暴露出。
图14所示的金属反射层117优选由反射率较高的金属构成，更优选由Ru、Rh、Pd、Os、Ir、Pt等白金族金属、Al、Ag、Ti及含有这些金属中的至少一种的合金构成。通过由上述材料构成金属反射层117，能够有效地反射来自发光层105的光。在这些材料中，Al、Ag、Pt及含有这些金属中的至少一种的合金在取得的容易性、处理的容易性等方面较佳。另外，Rh、Pd、Ir、Pt及含有这些金属中的至少一种的合金在光的反射性这一点上适合用作金属反射层117。
另外，金属反射层117优选形成为最大膜厚大于接合层110的膜厚。通过使金属反射层117的最大膜厚大于接合层110的膜厚，能够利用金属反射层117更加可靠且完全地覆盖接合层110。
另外，金属反射层117的最大厚度最好为20～3000nm。在金属反射层117的厚度小于上述范围时，存在无法充分地得到反射效果的情况。另外，在金属反射层117的厚度大于上述范围时，并没有特别的优点，仅是引起了工序时间的长时间化和材料浪费。金属反射层117的厚度更优选为50～1000nm，最优选为100～500nm。
焊接层
焊接层119以覆盖金属反射层117的方式形成。另外，在焊接层119的外周部(即焊盘电极120的外周部120d)形成有膜厚朝向外侧去逐渐变薄的倾斜面119c。因而，焊接层119形成为完全覆盖金属反射层117的倾斜面117c的透明保护膜10a侧的最前端部、即完全覆盖形成俯视金属反射层117时的轮廓线的边界部之上。即，焊接层119形成为俯视时覆盖金属反射层117，并伸出至金属反射层117的外侧，能够使金属反射层117的任何部分都不会从焊接层119下暴露出。
图14所示的焊接层119优选由Au、Al或者含有这些金属中的至少一种的合金构成。由于Au及Al是与大多用作焊球的金球的密合性较佳的金属，因此，通过使用Au、Al或者含有这些金属中的至少一种的合金作为焊接层119，能够做成与焊线的密合性优良的焊接层119。其中，特别优选为Au。
另外，焊接层119的最大厚度优选为形成得大于接合层110和金属反射层117的厚度。通过使焊接层119的最大膜厚大于接合层110和金属反射层117的厚度，能够利用焊接层119更加可靠且完全地覆盖金属反射层117。
另外，焊接层119的最大厚度优选为50nm～2000nm的范围，更优选为100nm～1500nm。在焊接层119的最大厚度过薄时，存在与焊球的密合性不充分的情况。另外，即使焊接层119的最大厚度大于上述范围，也不会产生特别的优点，仅是会导致成本增加。
阻挡层
阻挡层配置在金属反射层117和焊接层119之间，其用于强化焊盘电极120的整体强度。阻挡层由比较坚固的金属材料构成或者具有足够厚的膜厚。作为阻挡层的材料，能够使用Ti、Cr或Al等，但优选使用强度优良的Ti。另外，阻挡层的最大厚度优选为20～3000nm。在阻挡层的厚度过薄时，存在无法得到充分的强度强化效果的情况。另外，即使阻挡层的厚度过厚，也没有特别的优点，仅是会导致成本增加。阻挡层的厚度更优选为50～1000nm，最优选为100～500nm。
另外，在金属反射层117的机械性质坚固的情况下，并不需要形成阻挡层。例如在金属反射层117由Al或Pt构成的情况下，阻挡层并不一定是必需的。
透明保护膜
透明保护膜10a用于保护透光性电极109和接合层110。如图14及图15所示，透明保护膜10a以覆盖透光性电极109的上表面109c中的未形成接合凹部109a的区域的方式形成，形成有接合凹部109a的区域做成开口部10d。如图17所示，在本实施方式中，接合层110与开口部10d的内壁面相接触地形成，并且，接合层110的外缘部与透明保护膜10a相接触地配置在该透明保护膜10a上，利用透明保护膜10a来防止接合层110的与透明保护膜10a接触的部分接触空气或者水分。另外，在本实施方式中，如图17所示，构成焊盘电极120的金属反射层117及焊接层119的外缘部与透明保护膜10a相接触地配置在透明保护膜10a上，利用透明保护膜10a和焊盘电极120包围接合层110的不与透光性电极109接触的整个外表面，能够有效地防止接合层110与空气或者水分接触。
透明保护膜10a优选由透明且与透光性电极109、接合层110、焊盘电极120各层的密合性优良的材料构成，具体地讲，优选由SiO2构成。
透明保护膜10a的厚度优选为20～500nm，更优选为50～300nm。在透明保护膜10a的厚度小于上述范围时，有可能无法充分得到保护透光性电极109和接合层110的效果。另外，在透明保护膜10a的厚度大于上述范围时，透明性降低，存在妨碍光的放出性的情况。另外，在透明保护膜10a的厚度大于上述范围时，开口部10d的深度和接合凹部109a的深度加在一起的深度变深，有可能妨碍开口部10d的内壁面和接合层110的密合性。
缘部保护膜
缘部保护膜10b用于防止接合层110和空气或者水分接触，并防止焊盘电极120自半导体发光元件1剥离而提高焊盘电极120的接合力。如图15所示，缘部保护膜10b做成俯视时使焊盘电极120的中央部暴露出的大致环状的形状。另外，如图15及图17所示，缘部保护膜10b俯视时横跨在作为焊盘电极120的外缘部(轮廓线)和透明保护膜10a的接合处的部分地配置，覆盖焊盘电极120的外缘部。因而，在本实施方式中，如图17所示，焊盘电极120的外缘部被夹入在透明保护膜10a和缘部保护膜10b之间。
缘部保护膜10b越以焊盘电极120和透明保护膜10a的边界部分为中心扩大面积，设置缘部保护膜10b的效果越大。但是，在增大缘部保护膜10b的面积时，自缘部保护膜10b暴露出的焊盘电极120的面积变小，有可能妨碍焊接作业的作业性，或者缘部保护膜10b有可能降低未形成焊盘电极120的区域的透明度而妨碍光的放出性。因而，缘部保护膜10b优选为完全覆盖焊盘电极120和透明保护膜10a的边界部分，且使焊盘电极120的顶部完全暴露出。具体地讲，缘部保护膜10b优选以焊盘电极120和缘部保护膜10b的边界部分为中心具有5～10μm的宽度。
缘部保护膜10b优选由透明且与透明保护膜10a及焊盘电极120的密合性优良的材料构成，更优选由与透明保护膜10a相同的材料形成。具体地讲，能够由SiO2构成透明保护膜10a和缘部保护膜10b。在缘部保护膜10b和透明保护膜10a由相同的材料形成的情况下，缘部保护膜10b和透明保护膜10a的密合性非常良好，因此，能够进一步提高设置缘部保护膜10b的效果。
实施方式12
图26～图29是表示本发明的半导体发光元件的一个例子的图，图26是半导体发光元件的剖视示意图，图27是图26所示的半导体发光元件的俯视示意图，图28是构成图26所示的半导体发光元件的层叠半导体层的放大剖视示意图。另外，图29是用于说明构成图26所示的半导体发光元件的电极的图，图29的(a)是p型电极的放大剖视示意图，图29的(b)是n型电极的放大剖视示意图。
如图26所示，本实施方式的半导体发光元件1包括基板101、形成在基板101上的层叠半导体层20、形成于层叠半导体层20的上表面106c上的p型电极111(一个电极)、形成在将层叠半导体层20的一部分切掉而成的暴露面104c(半导体层暴露面)上的n型电极108(另一个电极)。
如图26所示，层叠半导体层20自基板101侧起按顺序层叠有n型半导体层104、发光层105、p型半导体层106。而且，在本实施方式的半导体发光元件1中，通过对p型电极111和n型电极108之间施加电压而通入电流，能够自发光层105得到发光。另外，本实施方式的半导体发光元件1是从形成有p型电极111的一侧放出光的面朝上装配型的发光元件。
与实施方式1的半导体发光元件相比，实施方式12的半导体发光元件具有电极在层叠半导体层20的上表面上的设置构造基本上不同的特征。
即，在实施方式12中提供了一种半导体发光元件的构造，其特征在于，上述一个电极和上述另一个电极中的任一个或两个电极包括与上述层叠半导体层的上表面或者上述半导体层暴露面相接触地形成的电阻接合层、形成在上述电阻接合层上的接合层和形成为覆盖上述接合层的焊盘电极。
因而，在实施方式12的半导体发光元件中，构成半导体发光元件的基板、具有发光层的层叠半导体层的构造能够在与实施方式1、实施方式7基本上相同的范围内构成。
下面，为了叙述与上述实施方式1、实施方式7的半导体发光元件的构造不同的特征而详细地进行说明。
p型电极
如图29的(a)所示，p型电极111包括透光性电极109、电阻接合层9、接合层110和焊盘电极120。如图29的(a)所示，在透光性电极109的底面109b上设有使层叠半导体层20的上表面106c暴露出的孔部109a。另外，如图26及图29的(a)所示，在透光性电极109的上表面109c中的未形成孔部109a的区域中，以覆盖透光性电极109的方式形成有保护膜10a。换言之，形成有孔部109a的区域做成保护膜10a的一部分开口而成的开口部10d。而且，在自开口部10d暴露出的层叠半导体层20的上表面106c(孔部109a的底面109b)上形成有电阻接合层9，其与层叠半导体层20的上表面106c电阻接合。另外，如图29的(a)所示，在电阻接合层9上，以覆盖电阻接合层9的方式形成有接合层110，在接合层110上，以覆盖接合层110的方式形成有焊盘电极120。
n型电极
如图26所示，n型电极108形成于n型半导体层104的暴露面104c上。n型半导体层104的暴露面104c利用蚀刻等方法切掉除去发光层105和p型半导体层106的一部分而形成。如图26及图29的(b)所示，在n型半导体层104的暴露面104c上形成有具有开口部10d的保护膜10a。而且，在自开口部10d暴露出的n型半导体层104的暴露面104c上形成有电阻接合层9，其与n型半导体层104电阻接合。另外，如图29的(b)所示，在电阻接合层9上，以覆盖电阻接合层9的方式形成有接合层110，在接合层110上，以覆盖接合层110的方式形成有焊盘电极120。因而，n型电极108除了未设置透光性电极109之外与p型电极111相同。
另外，在本实施方式中，如图29的(a)及图29的(b)所示，构成p型电极111和n型电极108的电阻接合层9、接合层110的外缘部和焊盘电极120(金属反射层117和焊接层119)的外缘部配置在保护膜10a上。另外，焊盘电极120在外周部120d具有膜厚朝向外侧去逐渐变薄的倾斜面119c。另外，在本实施方式的半导体发光元件1中，如图29的(a)及图29的(b)所示，焊盘电极120的外缘部被缘部保护膜10b覆盖。
透光性电极
透光性电极109如图26所示那样设置在p型半导体层106的上表面106c上，如图29的(a)所示那样在底面109b上设有使层叠半导体层20的上表面106c暴露出的孔部109a。透光性电极109的孔部109a的平面形状可以做成圆形、多边形等任意的形状，并没有特别的限定，但为了易于进行焊接作业，如图27所示那样优选为圆形。
另外，透光性电极109的孔部109a可以形成在p型半导体层106的上表面106c上的任何部位，其与形成有电阻接合层9、接合层110、焊盘电极120的位置相对应地设置。例如，既可以形成在距n型电极108最远的位置，也可以形成在半导体发光元件1的中心。但是，若形成在过于接近n型电极108的位置，则在将引线接合于形成在孔部109a上的焊盘电极120上时会在线之间、球之间产生短路，因此并不理想。
另外，如图26及图27所示，透光性电极109俯视时形成为覆盖p型半导体层106的上表面106c的大致整个面，但并不限定于该形状，也可以空出间隙地形成为格子状、树形状。
另外，优选透光性电极109与p型半导体层106、电阻接合层9、接合层110的接触电阻较小。另外，为了将来自发光层105的光高效率地放出到形成有p型电极111的一侧，透光性电极109优选透光性优良。并且，为了使电流在p型半导体层106的整个面中均匀地扩散，透光性电极109优选具有优良的导电性。
根据以上内容，作为构成透光性电极109的材料，优选使用由导电性氧化物、硫化锌和硫化铬中的任一种构成的透光性的导电性材料，上述导电性氧化物含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni中的任一种。
另外，作为导电性氧化物，优选ITO(氧化铟锡(In2O3-SnO2))、IZO(氧化铟锌(In2O3-ZnO))、AZO(氧化铝锌(ZnO-Al2O3))、GZO(氧化镓锌(ZnO-Ga2O3))、氟掺杂氧化锡、氧化钛等。
另外，透光性电极109使用结晶化了的构造，在透光性这一点上较为理想。能够特别优选使用包含In2O3结晶的透光性电极(例如ITO、IZO等)，该In2O3结晶具有六方晶体构造或红绿柱石构造。
在透光性电极109由结晶化了的IZO构成的情况下，既可以是包含红绿柱石结晶构造的In2O3结晶的IZO，也可以是包含六方晶体构造的In2O3结晶的IZO。包含六方晶体构造的In2O3结晶的IZO特别理想。与非晶形状态的IZO膜相比，结晶化了的IZO膜与p型半导体层106的密合性较佳，因此非常理想。
另外，作为IZO膜，优选使用电阻率最低的组成。例如，IZO中的ZnO浓度优选为1～20质量％，更优选为5～15质量％的范围。特别优选为10质量％。
另外，IZO膜的膜厚优选为能够得到低电阻率、高透光率的35nm～10000nm(10μm)的范围。并且，从生产成本的方面考虑，IZO膜的膜厚优选为1000nm(1μm)以下。
电阻接合层
如图29的(a)所示，构成p型电极111的电阻接合层9设置于层叠半导体层20的上表面106c上，其与p型半导体层106电阻接合。另外，如图29的(b)所示，构成n型电极108的电阻接合层9设置在n型半导体层104的暴露面104c上，其与n型半导体层104电阻接合。
另外，如图29的(a)所示，构成p型电极111的电阻接合层9以覆盖层叠半导体层20的上表面106c上、透光性电极109的孔部109a内和保护膜10a的开口部10d的端部10c的方式连续地形成。另外，如图29的(b)所示，构成n型电极108的电阻接合层9以覆盖n型半导体层104的暴露面104c和保护膜10a的开口部10d的端部10c的方式连续地形成。
另外，电阻接合层9的厚度在保护膜10a的开口部10d内及开口部10d的内壁面上大致均匀。而且，电阻接合层9的厚度在开口部10d的外侧膜厚朝向外侧去逐渐变薄，在电阻接合层9的外周部形成有倾斜面。
优选电阻接合层9与p型半导体层106或者n型半导体层104、接合层110的接触电阻较小。另外，为了将来自发光层105的光高效率地放出到形成有p型电极111的一侧，电阻接合层9优选透光性优良。根据以上内容，作为构成电阻接合层9的材料，能够优选采用与构成透光性电极109的材料相同的材料。
另外，电阻接合层9使用结晶化了的构造，在与接合层110的粘接性、透光性的方面较为理想。能够特别优选使用包含In2O3结晶的透光性电极(例如ITO、IZO等)，该In2O3结晶具有六方晶体构造或红绿柱石构造。
在电阻接合层9由结晶化了的IZO构成的情况下，与透光性电极109同样，既可以是包含红绿柱石结晶构造的In2O3结晶的IZO，也可以是包含六方晶体构造的In2O3结晶的IZO。包含六方晶体构造的In2O3结晶的IZO特别理想。与非晶形状态的IZO膜相比，结晶化了的IZO膜与接合层110、p型半导体层106的密合性较佳，因此非常理想。
另外，电阻接合层9的膜厚优选为难以破裂能够得到充分的强度、并能够得到低电阻率、高透光率的2nm～300nm的范围，更优选为50nm～250nm的范围。
接合层
接合层110为了提高焊盘电极120相对于电阻接合层9的接合强度而层叠在电阻接合层9和焊盘电极120之间。
如图29的(a)所示，构成p型电极111的接合层110以覆盖电阻接合层9上和保护膜10a的开口部10d的端部10c的方式以凹部状连续地形成。由此，能够得到电阻接合层9及保护膜10a与接合层110之间的较高的接合力。另外，如图29的(b)所示，构成n型电极108的接合层110以覆盖电阻接合层9上和保护膜10a的开口部10d的端部10c的方式以凹部状连续地形成。由此，能够得到电阻接合层9及保护膜10a与接合层110之间的较高的接合力。
另外，接合层110的厚度在保护膜10a的开口部10d内及开口部10d的内壁面上大致均匀。而且，在开口部10d的外侧，接合层110的厚度朝向外侧去膜厚逐渐变薄，在接合层110的外周部110d形成有倾斜面110c。
另外，接合层110优选具有透光性。在接合层110具有透光性的情况下，能够在p型电极111中使照射于焊盘电极120的来自发光层105的光不受损失地透过。更详细地讲，在接合层110具有透光性的情况下，来自发光层105的发光的一部分透过构成p型电极111的电阻接合层9和接合层110，在接合层110和焊盘电极120的界面处被焊盘电极120(本实施方式中是金属反射层117)反射。被p型电极111的焊盘电极120反射后的光被再次导入到层叠半导体层20的内部，反复透过和反射之后从p型电极111的除焊盘电极120的形成区域之外的部位被放出到半导体发光元件1的外部。因而，在构成p型电极111的接合层110具有透光性的情况下，能够将来自发光层105的光更加高效率地放出到半导体发光元件1的外部。
接合层110优选为利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成。通过由上述材料构成接合层110，能够在提高焊盘电极120相对于电阻接合层9的接合强度的同时发挥透光性。另外，接合层110优选为利用从由Cr、Ti、W、Mo、Zr、Hf、Co、Rh、Ir、Ni构成的组中选出的至少一种元素构成，更优选为从由Cr、Ti、W、Mo、Rh、Co、Ni构成的组中选出的至少一种元素构成。特别是，通过使用Cr、Ti、Mo、Ni、Co等金属作为接合层110的材料，能够很大地提高焊盘电极120相对于电阻接合层9的接合强度。
另外，例如在电阻接合层9由IZO、ITO等金属氧化物等构成、焊盘电极120由Ag、Al等构成的情况下，作为接合层110的材料，特别优选采用相对于金属氧化物和Ag、Al均能得到良好的接合性的Cr。
另外，接合层110优选最大厚度为
Figure BPA00001311113300511
的范围的薄膜。通过使接合层110的最大厚度为上述范围，能够具有能够不遮挡来自发光层105的光地有效地使其透过的优良的透光性。另外，在上述最大厚度小于
Figure BPA00001311113300512
时，接合层110的强度降低，由此，焊盘电极120相对于电阻接合层9的接合强度降低，因此并不理想。
焊盘电极
如图29的(a)及图29的(b)所示，焊盘电极120由从透光性电极109侧起按顺序层叠金属反射层117和焊接层119而成的层叠体构成。另外，焊盘电极120既可以是仅由焊接层119构成的单层构造或仅由金属反射层117构成的单层构造，也可以在金属反射层117和焊接层119之间插入阻挡层而做成三层构造。另外，在构成接合层110、金属反射层117、焊接层119、阻挡层的金属元素中，既可以包含相同的金属元素，也可以是各不相同的金属元素的组合。
在本实施方式中，焊盘电极120的反射率根据构成金属反射层117的材料而变化较大，优选反射率为60％以上，更优选反射率为80％以上，反射率为90％以上更佳。反射率能够利用分光光度计等比较容易地测定。但是，由于焊盘电极120其自身的面积较小，因此难以测定反射率。因此，例如能够采用这样的方法进行测定：在将透明玻璃制的面积较大的“仿真基板”放入到形成焊盘电极的腔室内而形成焊盘电极的同时，在仿真基板上相同地制成焊盘电极，测定形成在仿真基板上的焊盘电极的反射率等的方法。
焊盘电极120的面积越大，越能够容易地进行焊接作业，因此较为理想，但n型电极108的焊盘电极120的面积越大，就越必须增大n型半导体层104的暴露面104c的面积，发光层105的面积就会变小，并不理想。另外，p型电极111的焊盘电极120的面积越大，越会妨碍放出光。具体地讲，例如在焊盘电极120的面积超过透光性电极109上的面积的一半的情况下，焊盘电极120会妨碍放出光，因此输出显著降低。反之，在焊盘电极120的面积过小时，难以进行焊接作业，产品的成品率降低。因而，构成p型电极111和n型电极108的焊盘电极120的面积优选为稍稍大于焊球直径那样程度的大小，具体地讲，优选为上表面的直径为100μm左右，越靠近透明保护膜10a侧直径越大的大致圆柱状的形状。
金属反射层
如图29的(a)及图29的(b)所示，金属反射层117以覆盖接合层110的方式形成。另外，在金属反射层117的外周部形成有膜厚朝向外侧去逐渐变薄的倾斜面117c。因而，金属反射层117形成为完全覆盖接合层110的倾斜面110c的保护膜10a侧的最前端部、即完全覆盖形成俯视接合层110时的轮廓线的边界部之上。即，金属反射层117形成为俯视时覆盖接合层110，并伸出至接合层110的外侧，能够使接合层110的任何部分都不会从金属反射层117下暴露出。
另外，金属反射层117由反射率较高的金属构成，更优选由Ru、Rh、Pd、Os、Ir、Pt等白金族金属、Al、Ag、Ti及含有这些金属中的至少一种的合金构成。通过由上述材料构成金属反射层117，能够有效地在p型电极111中反射来自发光层105的光。在上述材料中，Al、Ag、Pt及含有这些金属中的至少一种的合金在取得的容易性、处理的容易性等方面较佳。另外，Rh、Pd、Ir、Pt及含有这些金属中的至少一种的合金在光的反射性这一点上适合用作金属反射层117。
另外，金属反射层117优选形成为最大膜厚大于接合层110的厚度。通过使金属反射层117的最大膜厚大于接合层110的厚度，能够利用金属反射层117更加可靠且完全地覆盖接合层110。
另外，金属反射层117的最大厚度最好为20～3000nm。在金属反射层117的厚度小于上述范围时，存在无法充分地得到反射效果的情况。另外，在金属反射层117的厚度大于上述范围时，并没有特别的优点，仅是引起了工序时间的长时间化和材料浪费。金属反射层117的厚度更优选为50～1000nm，最优选为100～500nm。
焊接层
如图29的(a)及图29的(b)所示，焊接层119以覆盖金属反射层117的方式形成。另外，在焊接层119的外周部(即焊盘电极120的外周部120d)形成有膜厚朝向外侧去逐渐变薄的倾斜面119c。因而，焊接层119形成为完全覆盖金属反射层117的倾斜面117c的保护膜10a侧的最前端部、即完全覆盖形成俯视金属反射层117时的轮廓线的边界部之上。即，焊接层119形成为俯视时覆盖金属反射层117，并伸出至金属反射层117的外侧，能够使金属反射层117的任何部分都不会从焊接层119下暴露出。
图26所示的焊接层119优选由Au、Al或者含有这些金属中的至少一种的合金构成。由于Au及Al是与大多用作焊球的金球的密合性较佳的金属，因此，通过使用Au、Al或者含有这些金属中的至少一种的合金作为焊接层119，能够做成与焊线的密合性优良的焊接层119。其中，特别优选为Au。
另外，焊接层119的最大厚度优选为形成得大于接合层110和金属反射层117的厚度。通过使焊接层119的最大膜厚大于接合层110和金属反射层117的厚度，能够利用焊接层119更加可靠且完全地覆盖接合层110和金属反射层117。
另外，焊接层119的最大厚度优选为50nm～2000nm的范围，更优选为100nm～1500nm。在焊接层119的最大厚度过薄时，存在与焊球的密合性不充分的情况。另外，即使焊接层119的最大厚度大于上述范围，也不会产生特别的优点，仅是会导致成本增加。
阻挡层
阻挡层配置在金属反射层117和焊接层119之间，其用于强化焊盘电极120的整体强度。阻挡层由比较坚固的金属材料构成或者具有足够厚的膜厚。作为阻挡层的材料，能够使用Ti、Cr或Al等，但最好使用强度优良的Ti。另外，阻挡层的最大厚度最好为20～3000nm。在阻挡层的厚度过薄时，存在无法得到充分的强度强化效果的情况。另外，即使阻挡层的厚度过厚，也没有特别的优点，仅是会导致成本增加。阻挡层的厚度更优选为50～1000nm，最优选为100～500nm。
另外，在金属反射层117的机械性质坚固的情况下，并不需要形成阻挡层。例如在金属反射层117由Al或Pt构成的情况下，阻挡层并不一定是必需的。
保护膜
保护膜10a用于保护透光性电极109和接合层110。如图26及图27所示，保护膜10a以覆盖透光性电极109的上表面109c中的未形成孔部109a的区域及n型半导体层104的暴露面104c上的方式形成，p型电极111的形成有电阻接合层9的区域(形成有孔部109a的区域)及n型电极108的形成有电阻接合层9的区域做成开口部10d。
如图29的(a)及图29的(b)所示，在本实施方式中，电阻接合层9与开口部10d的内壁面相接触地形成，并且，电阻接合层9的外缘部与保护膜10a相接触地配置在保护膜10a上，利用保护膜10a来防止电阻接合层9的与保护膜10a相接触的部分接触空气或者水分。
另外，如图29的(a)及图29的(b)所示，在本实施方式中，构成接合层110的外缘部、构成焊盘电极120的金属反射层117及焊接层119的外缘部与保护膜10a相接触地配置在保护膜10a上，利用保护膜10a和焊盘电极120包围接合层110的不与电阻接合层9接触的整个外表面，能够有效地防止接合层110与空气或者水分接触。
并且，如图26所示，保护膜10a与切掉除去发光层105及p型半导体层106的一部分而形成的侧面和透光性电极109的侧面连续地形成。
保护膜10a优选由透明且与n型半导体层104、透光性电极109、电阻接合层9、接合层110、焊盘电极120各层的密合性优良的材料构成，具体地讲，优选由SiO2构成。
保护膜10a的厚度优选为20～500nm，更优选为50～300nm。在保护膜10a的厚度小于上述范围时，有可能无法充分得到保护透光性电极109、n型半导体层104、电阻接合层9、接合层110的效果。另外，在保护膜10a的厚度大于上述范围时，透明性降低，存在妨碍光的放出性的情况。另外，在保护膜10a的厚度大于上述范围时，开口部10d的深度变深，有可能妨碍开口部10d的内壁面和电阻接合层9的密合性。
缘部保护膜
缘部保护膜10b用于防止接合层110和空气或者水分接触，并防止焊盘电极120自半导体发光元件1剥离而提高焊盘电极120的接合力。如图26及图27所示，缘部保护膜10b形成在除了俯视时使焊盘电极120的中央部暴露出的区域之外的整个区域中。另外，如图27、图29的(a)及图29的(b)所示，缘部保护膜10b俯视时横跨在作为焊盘电极120的外缘部(轮廓线)和透明保护膜10a的接合处的部分地配置，覆盖焊盘电极120的外缘部。因而，在本实施方式中，如图29的(a)及图29的(b)所示，焊盘电极120的外缘部被夹入在保护膜10a和缘部保护膜10b之间。并且，如图26所示，缘部保护膜10b隔着保护膜10a而与切掉除去发光层105及p型半导体层106的一部分而形成的侧面和透光性电极109的侧面连续地形成。
缘部保护膜10b越以焊盘电极120和透明保护膜10a的边界部分为中心地扩大面积，设置缘部保护膜10b的效果越大。但是，在增大缘部保护膜10b的面积时，自缘部保护膜10b暴露出的焊盘电极120的面积变小，有可能妨碍焊接作业的作业性，或者缘部保护膜10b有可能降低未形成焊盘电极120的区域的透明度而妨碍光的放出性。因而，缘部保护膜10b优选为完全覆盖焊盘电极120和保护膜10a的边界部分，且使焊盘电极120的顶部暴露出。具体地讲，缘部保护膜10b优选以焊盘电极120和缘部保护膜10b的边界部分为中心地具有2μm以上的宽度。
缘部保护膜10b优选由透明且与保护膜10a及焊盘电极120的密合性优良的材料构成，更优选由与保护膜10a相同的材料形成。具体地讲，能够由SiO2构成保护膜10a和缘部保护膜10b。在缘部保护膜10b和保护膜10a由相同的材料形成的情况下，缘部保护膜10b和保护膜10a的密合性非常良好，因此，能够进一步提高设置缘部保护膜10b的效果。
实施方式1的半导体发光元件的制造方法
接着，说明本发明实施方式1的半导体发光元件的制造方法的一个例子。
本发明实施方式1的半导体发光元件的制造方法包括在基板上形成包含发光层的层叠半导体层的工序、切掉上述层叠半导体层的一部分而形成半导体层暴露面的工序、在上述层叠半导体层的上表面及上述半导体层暴露面上形成一个(一个传导型)电极及另一个(另一个传导型)电极的电极形成工序。
形成包含发光层的层叠半导体层的工序由缓冲层形成工序、基底层形成工序、n型半导体层形成工序、发光层形成工序、p型半导体层形成工序构成。并且，在n型电极形成工序中形成n型电极。并且，在p型电极形成工序中，利用掩模形成工序和焊盘电极形成工序形成p型电极。另外，在本实施方式1中，在p型半导体层形成工序之后，在p型电极形成工序中进行透光性电极形成工序。
缓冲层形成工序
首先，准备蓝宝石基板等基板101，实施前处理。作为前处理，例如，能够利用在溅射装置的腔室内配置基板101、在形成缓冲层102之前进行溅射等的方法来进行。具体地讲，也可以进行通过在腔室内使基板101暴露于Ar、N2的等离子体中来清洗上表面的前处理。通过使Ar气体、N2气体等的等离子体作用于基板101，能够除去附着在基板101的上表面的有机物、氧化物。
接着，利用溅射法在基板101的上表面层叠缓冲层102。
在利用溅射法形成具有单晶体构造的缓冲层102的情况下，最好使氮流量与腔室内的氮原料和不活性气体的流量之比为氮原料为50％～100％，优选为75％。
另外，在利用溅射法形成具有柱状晶体(多晶体)的缓冲层102的情况下，最好使氮流量与腔室内的氮原料和不活性气体的流量之比为氮原料为1％～50％，优选为25％。另外，缓冲层102也可以不利用上述溅射法而利用MOCVD法形成。
基底层形成工序
接着，在形成缓冲层之后，在基板101的形成有缓冲层102的上表面形成单晶体的基底层103。基底层103最好利用溅射法或者MOCVD法来成膜。在利用溅射法的情况下，与MOCVD法、MBE法等相比，能够使装置为简单的构造。在利用溅射法形成基底层103时，优选利用使氮等Ⅴ族原料流通到反应器内的反应溅射法来成膜的方法。
通常，在溅射法中，靶材料的纯度越高，成膜后的薄膜结晶性等的膜质越良好。在利用溅射法成膜基底层103的情况下，也能够将Ⅲ族氮化物半导体用作作为原料的靶材料，利用Ar气体等不活性气体的等离子体进行溅射，但在反应溅射法中，与Ⅲ族氮化物半导体相比，用于靶材料的Ⅲ族金属单体及其混合物能够高纯度化。因此，利用反应溅射法，能够进一步提高所成膜的基底层103的结晶性。
成膜基底层103时的基板101的温度、即基底层103的生长温度优选为800℃以上，更优选为900℃以上的温度，最优选为1000℃以上的温度。其原因在于，通过提高成膜基底层103时的基板101的温度，易于发生原子迁移，易于进行位错的循环化。另外，由于成膜基底层103时的基板101的温度需要是低于结晶分解的温度的低温，因此，优选小于1200℃。只要成膜基底层103时的基板101的温度在上述温度范围内，就能够得到结晶性较佳的基底层103。
n型半导体层形成工序
在形成基底层103之后，层叠n接触层104a和n包层104b而形成n型半导体层104。n接触层104a和n包层104b既可以利用溅射法形成，也可以利用MOCVD法形成。
发光层形成工序
发光层105的形成可以利用溅射法、MOCVD法中的任一种方法，特别优选MOCVD法。具体地讲，交替地反复层叠障壁层105a和阱层105b，而且按照在n型半导体层104侧和p型半导体层106侧配置障壁层105a的顺序层叠即可。
p型半导体层形成工序
另外，p型半导体层106的形成可以利用溅射法、MOCVD法中的任一种方法。具体地讲，按顺序层叠p包层106a和p接触层106b即可。
n型电极形成工序
利用公知的光刻方法形成图案，蚀刻规定区域的层叠半导体层20的一部分而使n接触层104a的一部分暴露出。接着，利用溅射法等在n接触层104a的暴露面104c上形成n型电极108。
p型电极形成工序
p型电极形成工序由透光性电极形成工序和电极形成工序构成。
透光性电极形成工序
用掩模覆盖n型电极，使用溅射法等公知的方法在未蚀刻除去而残留的p型半导体层106上形成透光性电极109。
另外，也可以在n型电极形成工序之前，形成透光性电极之后，在形成了透光性电极的状态下蚀刻规定区域的层叠半导体层20的一部分而形成n接触层104a，形成n型电极108。
电极形成工序
图5是说明电极形成工序的工序剖视图。
电极形成工序是这样的工序：在形成接合层之后，以覆盖接合层的方式形成金属反射层，再以覆盖金属反射层的方式形成焊接层，并且，使金属反射层和焊接层的侧面以外周侧薄于中心侧的方式倾斜地形成。
首先，在透光性电极109的上表面109c上形成由SiO2构成的保护膜10之后，如图5的(a)所示那样在保护膜10上涂覆抗蚀剂21。
接着，如图5的(b)所示，通过除去与形成焊盘电极的部分相对应的部分的抗蚀剂21，形成倒锥形的由交联高分子构成的硬化部(倒锥型掩模)23。作为形成倒锥型掩模23的方法，存在采用n型光致抗蚀剂的方法或者采用图像翻转型光致抗蚀剂的方法等公知的方法，在本实施方式1中，说明采用图像翻转型光致抗蚀剂的方法。
图6是说明图5的(b)所示的倒锥型掩模形成工序的剖视工序图。
掩模形成工序
掩模形成工序包括：抗蚀剂涂覆工序，在透光性电极上涂覆不溶性抗蚀剂而形成抗蚀剂部；局部曝光工序，通过掩蔽抗蚀剂部的一部分地进行曝光，形成利用曝光形成的可溶部和未曝光而残留的不溶部；硬化工序，通过加热使上述可溶部成为硬化部；整面曝光工序，将抗蚀剂部的整个面曝光，使上述不溶部成为可溶部；剥离工序，通过浸渍于抗蚀剂剥离液中来剥离上述可溶部。
抗蚀剂涂覆工序
首先，在透光性电极109上的保护膜10上涂覆不溶性抗蚀剂，将其烘干而做成抗蚀剂部21。作为图像翻转型光致抗蚀剂，例如可采用AZ5200NJ(产品名称：AZ Electronic Materials(AZエレクトロニツクマテリアルズ株式会社)有限公司制)等。
局部曝光工序
接着，在剖视时，如图6的(a)所示那样以覆盖在抗蚀剂部21的上表面形成电极的位置的方式配置掩模25，从掩模25侧向基板1侧如箭头所示那样照射规定强度及波长的光，从而使照射有光的部分的抗蚀剂部21发生光反应，做成可溶性的抗蚀剂部(可溶部)22。
由于该光反应根据光的强度来进行，因此，在光照射面侧光反应进行得较快，在透光性电极109侧光反应进行得较慢。因此，如图6的(a)所示，剖视时可溶性的抗蚀剂部(可溶部)22形成为其侧面朝向被掩模25覆盖的部分(形成电极的位置)越朝向下方越向内侧后退的倒锥形(倒倾斜形)。
另外，被掩蔽的部分的抗蚀剂部21作为不溶性的抗蚀剂部(不溶部)21而残留，剖视时形成为侧面越朝向上方越向内侧后退的锥形(倾斜形)。
硬化工序
接着，例如通过使用热板或者烤炉等加热该基板1，如图6的(b)所示，利用热反应使溶解性的抗蚀剂部22交联，做成由交联高分子构成的硬化部23。
整面曝光工序
接着，如图6的(c)所示，通过不使用掩模而向不溶性的抗蚀剂部(不溶部)21及由交联高分子构成的硬化部23的表面侧照射光，使在图6的(a)中未变换为溶解性的抗蚀剂部22的不溶性的抗蚀剂部(不溶部)21发生光反应，做成溶解性的抗蚀剂部(可溶部)22。
剥离工序
最后，通过使用规定的显影液溶解除去溶解性的抗蚀剂部(可溶部)22，如图6的的(d)所示，能够形成侧面越朝向下方越向内侧后退的倒锥形(倒倾斜形)、即倒锥型的由交联高分子构成的硬化部(倒锥型掩模)23。
再次返回到图5，如图5的(c)所示，自与透光性电极109的上表面109c垂直的方向进行由SiO2构成的保护膜10的RIE(反应性离子蚀刻)，除去与形成焊盘电极的部分相对应的部分的保护膜10，使透光性电极109的上表面109c暴露出。
RIE(反应性离子蚀刻)是直进性较高且蔓延较少的蚀刻方法，因此，自蚀刻方向看来成为影子的保护膜10基本上不会被蚀刻除去，而如图5的(c)所示地残留有保护膜10的端部10c。
之后，优选对透光性电极109的暴露出的上表面109c进行湿蚀刻。由此，能够将上表面109c做成去除了杂质、缺陷的新面，从而能够提高与接合于上表面109c的接合层110的密合性。
接着，利用溅射法在透光性电极109的上表面109c和由交联高分子构成的硬化部(倒锥型掩模)23上形成接合层110。此时，通过使用控制了溅射条件的溅射法，无论是什么溅射材料，都能够提高覆盖范围而形成接合层110。由此，接合层110大致均匀地形成在透光性电极109的上表面109c的整个面上，并且，形成为覆盖保护膜10的端部10c的极小一部分。
接着，形成金属反射层117。此时，与形成接合层110的情况相同，通过使用控制了溅射条件的溅射法，无论是什么溅射材料，都能够提高覆盖范围而成膜金属反射层117。另外，通过以膜厚大于接合层110的方式形成金属反射层117，金属反射层117形成为完全覆盖接合层110。
接着，形成焊接层119。此时，通过使用控制了溅射条件的溅射法，无论是什么溅射材料，都能够提高覆盖范围而成膜焊接层119。另外，由于焊接层119形成为厚度比接合层110和金属反射层117的厚度大得多，因此，如图5的(d)所示那样形成为完全覆盖金属反射层117。
最后，通过浸渍于抗蚀剂剥离液中而剥离由交联高分子构成的硬化部(倒锥型掩模)23，由此，如图5的(e)所示，形成具有由金属反射层117和焊接层119构成的焊盘电极120的p型电极111。
这样，由于在焊盘电极形成工序中利用溅射法形成接合层110、金属反射层117和焊接层119，因此，在自倒锥型掩模23的溅射方向看来成为影子的部分，能够与膜厚相应地形成倾斜角度不同的层。由此，能够在接合层110和焊盘电极120的外周部分别形成膜厚朝向外周侧去逐渐变薄的倾斜面110c、117c、119c。
另外，也可以在形成接合层110之前实施对形成接合层110的区域的透光性电极109的表面进行清洗的前处理。作为清洗方法，存在暴露于等离子体等的干工艺和与药液接触的湿工艺，但从工序简便性的方面考虑，优选为干工艺。
这样，制造出图1～图3所示的半导体发光元件1。
本发明实施方式的半导体发光元件1的一个电极111由接合层110和覆盖接合层110地形成的焊盘电极120构成，焊盘电极120的最大厚度形成得大于接合层110的最大厚度，且由一个或两个以上的层构成，在接合层110和焊盘电极120的外周部110d、120d分别形成膜厚朝向外周侧去逐渐变薄的倾斜面110c、117c、119c，因此，能够防止外部的空气或水分进入到接合层110，从而能够提高接合层110的耐腐蚀性而延长半导体发光元件寿命。
本发明实施方式的半导体发光元件1的接合层110利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成，是最大厚度为
Figure BPA00001311113300641
的范围的薄膜，因此，能够做成提高了透光性电极109和焊盘电极120之间的接合性、即使在焊线接合时的拉伸应力作用下也不会剥离的电极。
本发明实施方式的半导体发光元件1的焊接层由Au、Al或者含有这些金属中的至少一种的合金构成，上述焊接层是最大厚度为50nm～2000nm的范围的薄膜，因此，能够做成提高了焊线对焊盘电极120的接合性、即使在焊线接合时的拉伸应力作用下也不会剥离的电极。
本发明实施方式的半导体发光元件1的焊盘电极120由覆盖接合层110地形成的金属反射层117和覆盖金属反射层117地形成的焊接层120构成，金属反射层117由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中的任一种或者包含这些金属中的任一种的合金构成，是最大厚度为20nm～3000nm的范围的薄膜，因此，能提高电极的接合性及耐腐蚀性，能够提高半导体发光元件的发光特性。
本发明实施方式的半导体发光元件1在一个传导型电极111与层叠半导体层20的上表面106c之间形成有透光性电极109，透光性电极109是利用由导电性氧化物、硫化锌和硫化铬中的任一种构成的透光性的导电性材料构成的结构，上述导电性氧化物含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni中的任一种，因此，能提高电极的接合性及耐腐蚀性，能够提高半导体发光元件的发光特性。
本发明实施方式的半导体发光元件1的层叠半导体层20从基板101侧起按顺序层叠n型半导体层104、发光层105、p型半导体层106而成，上述发光层105是多量子阱构造，因此，能提高电极的接合性及耐腐蚀性，能够提高半导体发光元件的发光特性。
本发明实施方式的半导体发光元件1的层叠半导体层20是将氮化镓系半导体构成为主体的结构，因此，能提高电极的接合性及耐腐蚀性，能够提高半导体发光元件的发光特性。
本发明实施方式的半导体发光元件1用的电极的一个电极111或者另一个电极108中的至少一个电极由接合层110和覆盖接合层110地形成的焊盘电极120构成，焊盘电极120的最大厚度形成得大于接合层110的最大厚度，且由一个或两个以上的层构成，在接合层110和焊盘电极120的外周部110d、120d分别形成膜厚朝向外周侧去逐渐变薄的倾斜面110c、117c、119c，因此，能够做成提高了接合性和耐腐蚀性的电极。
本发明实施方式的半导体发光元件1用的电极的接合层110利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成，是最大厚度为
Figure BPA00001311113300661
的范围的薄膜，因此，能够做成提高了接合性和耐腐蚀性的电极。
本发明实施方式的半导体发光元件1用的电极的焊盘电极120利用由Au、Al或者含有这些金属中的至少一种的合金构成的焊接层119构成，焊接层119是最大厚度为50nm～2000nm的范围的薄膜，因此，能够做成提高了和金线的焊接性及耐腐蚀性的电极。
本发明实施方式的半导体发光元件1用的电极的焊盘电极120由覆盖接合层110地形成的金属反射层117和覆盖金属反射层117地形成的焊接层119构成，金属反射层117由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中的任一种或者包含这些金属中的任一种的合金构成，是最大厚度为20nm～3000nm的范围的薄膜，因此，能够做成提高了光的放出效率的电极。
本发明实施方式的半导体发光元件1用的电极在一个电极111与层叠半导体层20的上表面106c之间或者另一个电极108与半导体层暴露面104c之间形成有透光性电极109，透光性电极109是利用由导电性氧化物、硫化锌和硫化铬中的任一种构成的透光性的导电性材料构成的结构，上述导电性氧化物含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni中的任一种，因此，能够做成提高了接合性和耐腐蚀性的电极。
本发明实施方式的半导体发光元件的制造方法的电极形成工序是这样的工序：在层叠半导体层20的上表面106c上形成倒锥型掩模23之后，在层叠半导体层20的上表面106c上形成接合层110，之后，以覆盖接合层110的方式形成最大厚度大于接合层110的最大厚度的焊盘电极120，从而形成一个电极111，因此，能够在接合层110和焊盘电极120的外周部110d、120d分别形成外周侧逐渐变薄的倾斜面110c、117c、119c，能够防止外部的空气或者水分进入到接合层110，从而能够提高接合层110的耐腐蚀性而延长半导体发光元件寿命。
本发明实施方式的半导体发光元件的制造方法在上述电极形成工序之前具有在层叠半导体层20的上表面106c或者半导体层暴露面104c上形成透光性电极109的工序，因此，能提高电极的接合性和耐腐蚀性，能够提高半导体发光元件的发光特性。
本发明实施方式的半导体发光元件的制造方法的电极形成工序是这样的工序：在形成倒锥型掩模23和接合层110之后，以覆盖接合层110的方式形成最大厚度大于接合层110的最大厚度的金属反射层117，之后，以覆盖金属反射层117的方式形成最大厚度大于金属反射层117的最大厚度的焊盘电极120，从而形成一个电极111，因此，能够在接合层110和焊盘电极120的外周部110d、120d分别形成外周侧逐渐变薄的倾斜面110c、117c、119c，能够防止外部的空气或者水分进入到接合层110，从而能够提高接合层110的耐腐蚀性而延长半导体发光元件寿命。
本发明实施方式的半导体发光元件的制造方法在焊盘电极形成工序中利用溅射法形成接合层110、金属反射层117及焊接层119，因此，在自倒锥型掩模23的溅射方向看来成为影子的部分，能够与膜厚相应地形成倾斜角度不同的层。由此，能够在接合层110和焊盘电极120的外周部110d、120d分别形成外周侧逐渐变薄的倾斜面110c、117c、119c，能够防止外部的空气或者水分进入到接合层110，从而能够提高接合层110的耐腐蚀性而延长半导体发光元件寿命。
本发明实施方式的半导体发光元件的制造方法在掩模形成工序之前包括在透光性电极109的上表面109c上形成保护膜10的工序，因此，能够保护透光性电极109的上表面。
实施方式2
图7是表示本发明实施方式的半导体发光元件的另一例子的剖视示意图。
如图7所示，本发明实施方式的半导体发光元件2除了在开口于形成在n型半导体层104上的保护膜10上而成的暴露面104c上形成另一个接合层130，以覆盖另一个接合层130的方式形成n型电极108之外，是与实施方式1同样的构造。另外，对与实施方式1相同的构件标注相同的附图标记来表示。
在接合层130的外周部130d形成有膜厚朝向外周侧去逐渐变薄的倾斜面130c。
兼用作焊盘电极的n型电极108的最大厚度形成得大于接合层130的最大厚度，且由1层形成。在兼用作焊盘电极的n型电极108的外周部108d形成有膜厚朝向外周侧去逐渐变薄的倾斜面108c。由此，能够防止外部的空气或者水分进入到接合层130，从而能够提高接合层130的耐腐蚀性而延长半导体发光元件寿命。
这样，也可以在n型电极108和n型半导体层104之间形成n型电极用的接合层130。
接合层130优选由与p型电极111的接合层110相同的材料构成，其最大厚度也优选为同样的范围、即
Figure BPA00001311113300681
的范围。由此，能够很大地提高n型电极108相对于n型半导体层104的接合强度。
并且，作为接合层130，也可以采用由上述透光性的导电性材料构成的层和利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成的金属膜的层叠构造。在这种情况下，在n型半导体层104上按顺序层叠由透光性的导电性材料构成的层和Cr等金属膜即可。
另外，在形成接合层130的情况下，作为n型电极108，更优选采用与焊盘电极120相同构造的电极。即，在焊盘电极120是金属反射层117和焊接层119的双层构造的情况下，n型电极108优选为至少包含由Ag、Al、Pt金属元素中的任一种或者包含这些金属中的任一种的合金构成的金属反射层和焊接层的层叠构造。
此时，在n型电极108和n型半导体层104之间形成接合层130的情况下，在形成p型电极111的透光性电极109之后，在形成p型电极111的接合层110的同时形成n型电极108用的接合层130，之后，在形成p型电极111的焊盘电极120的同时形成n型电极108即可。
另外，n型电极108也可以是由从n型半导体层104侧起按顺序层叠金属反射层、阻挡层、焊接层而成的层叠体构成的三层构造。
另外，n型电极108也可以是仅由兼用作金属反射层的焊接层构成的单层构造。
本发明实施方式的半导体发光元件的另一个电极108由接合层130和覆盖接合层130地形成的兼用作另一个电极的焊盘电极108构成，焊盘电极108的最大厚度形成得大于接合层110的最大厚度，且由1层构成，在接合层130和焊盘电极108的外周部130d、108d分别形成膜厚朝向外周侧去逐渐变薄的倾斜面130c、108c，因此，能够防止外部的空气或水分进入到接合层130，从而能够提高接合层130的耐腐蚀性而延长半导体发光元件寿命。
实施方式3
图8是表示本发明实施方式的半导体发光元件的又一例子的剖视示意图，是p型电极的放大剖视图。
如图8所示，本发明实施方式的半导体发光元件虽省略图示，但除了在p型电极112的透光性电极109上未形成保护膜之外是与实施方式1同样的构造。另外，对与实施方式1相同的构件标注相同的附图标记来表示。
在这样未设置保护膜的情况下，也以覆盖接合层110的方式形成金属反射层117，以覆盖金属反射层117的方式形成焊接层119。另外，接合层110、金属反射层117和焊接层119的外周部110d、120d做成以膜厚朝向外周侧去逐渐变薄的方式形成的倾斜面110c、117c、119c，因此，外部的空气或者水分如果不通过透光性电极109和焊接层119的接合面及透光性电极109和金属反射层117的接合面，就无法进入到接合层110，外部的空气或者水分难以进入到接合层110。由此，接合层110不会容易地被分解，能够延长半导体发光元件的元件寿命。
本发明实施方式的半导体发光元件1的焊盘电极120由覆盖接合层110地形成的金属反射层117和覆盖金属反射层117地形成的焊接层119构成，接合层110、金属反射层117和焊接层119的外周部110d、120d分别做成以膜厚朝向外周侧去逐渐变薄的方式形成的倾斜面110c、117c、119c，因此，能够防止外部的空气或水分进入到接合层110，从而能够提高半导体发光元件的耐腐蚀性而延长元件寿命。
实施方式4：灯
图9是表示本发明实施方式的灯的一个例子的剖视概略图。另外，在以下说明中参照的附图中，图示的各部分的大小、厚度、尺寸等与实际的半导体发光元件等的尺寸关系有所不同。
如图9所示，本发明实施方式的灯3是炮弹型，采用本发明实施方式的半导体发光元件1。
另外，本发明实施方式的灯3例如将半导体发光元件1和荧光体组合而成，能够利用本领域技术人员公知的方法做成本领域技术人员众所周知的构造。另外，公知通过半导体发光元件1和荧光体的组合能够改变发光色，这样的技术在本发明实施方式的灯中能没有任何限制地应用。
如图9所示，半导体发光元件1的p型电极111的焊盘电极120利用线33接合于框架31、半导体发光元件1的n型电极108(焊盘电极)利用线34接合于另一个框架32地进行实装。另外，半导体发光元件1的周边利用由透明的树脂构成的模制件35来密封。
本发明实施方式的灯3包括之前说明的半导体发光元件1、用于配置半导体发光元件1并与半导体发光元件1的一个传导型电极(p型电极)111的焊盘电极120引线接合的第1框架31、与半导体发光元件1的另一个传导型电极(n型电极)108引线接合的第2框架32、包围半导体发光元件1地形成的模制件35，因此，本发明实施方式3的灯3具有优良的发光特性，并且能够防止外部的空气或水分进入到接合层110，从而能够提高接合层110的耐腐蚀性而延长半导体发光元件的元件寿命。
本发明实施方式的灯3也可以用于通常用途的炮弹型、便携的背光灯用途的侧视型、显示器所采用的顶视型等任意的用途。
实施方式5
图10是表示本发明实施方式的半导体发光元件的又一例子的剖视示意图，是p型电极的放大剖视图。
如图10所示，本发明实施方式的半导体发光元件除了以完全覆盖p型电极111的外周部、即形成俯视p型电极111时的轮廓线的边界部之上的方式形成另一个保护膜11之外是与实施方式1同样的构造。另外，对与实施方式1相同的构件标注相同的附图标记来表示。
如图10所示，p型电极111的概略结构为由透光性电极109、接合层110和焊盘电极120构成，其形成在p型半导体层106上。
透光性电极109的上表面109c被由SiO2构成的保护膜10覆盖，保护膜10的一部分开口而形成开口部10d，透光性电极109的上表面109c的一部分从开口部10d暴露出。
接合层110形成为以大致均匀的膜厚覆盖从开口部10d暴露出的透光性电极109的上表面109c，且其膜厚在开口部10d的外周侧较厚，并且，覆盖保护膜10的端部10c。另外，在覆盖保护膜10的端部10c的接合层110的外周部110d形成有膜厚朝向外周侧去逐渐变薄的倾斜面110c。
焊盘电极120由形成得比接合层110的最大厚度厚的金属反射层117和焊接层119构成。另外，在焊盘电极120的外周部120d形成有膜厚朝向外周侧去逐渐变薄的倾斜面119c。
在金属反射层117的外周部形成有膜厚朝向上述外周侧去逐渐变薄的倾斜面117c。另外，金属反射层117形成为覆盖接合层110。即，金属反射层117形成为完全覆盖接合层110的倾斜面110c的前部的最前端部、即完全覆盖形成俯视接合层110时的轮廓线的边界部之上。即，在俯视时，金属反射层117形成为覆盖接合层110，并伸出至接合层110的外周侧，因此，能够使接合层110的任何部分都不会从金属反射层117下暴露出。
并且，在焊接层119的外周部形成有膜厚朝向上述外周侧去逐渐变薄的倾斜面119c。另外，焊接层119形成为覆盖金属反射层117。即，焊接层119形成为完全覆盖金属反射层117的倾斜面117c的前部的最前端部、即完全覆盖形成俯视金属反射层117时的轮廓线的边界部之上。即，在俯视时，焊接层119形成为覆盖金属反射层117，并伸出至金属反射层117的外周侧，因此，能够使金属反射层117的任何部分都不会从焊接层119下暴露出。
另一个保护膜11形成为完全覆盖形成俯视焊盘电极120的p型电极111时的轮廓线的边界部。即，另一个保护膜11层叠在保护膜10上，其端部11c形成为以完全覆盖焊接层119的倾斜面(锥形面)119c的方式上到倾斜面119c上，并且一部分覆盖至焊接层119的上表面119d。
由于焊接层119和保护膜10的边界被另一个保护膜11覆盖，因此，能够防止水分从焊接层119和保护膜10的边界进入，因此，外部的空气或者水分不容易进入到接合层110。因此，接合层110不会容易地被分解，能够进一步延长半导体发光元件的元件寿命。
另外，另一个保护膜11形成为完全覆盖形成俯视焊盘电极120时的轮廓线的边界部之上即可，也可以形成为基本上覆盖p型电极111，在一部分设置不接触的暴露区域。
作为另一个保护膜11的材料，只要是能够保护接合层110不接触外部的空气或者水分的材料即可。例如，作为另一个保护膜11的材料，优选采用SiO2。由此，能够密合性较高地形成另一个保护膜11，从而能够使另一个保护膜11不会容易地被剥离。由此，能够牢固地固定p型电极111。
作为保护膜11的材料，优选采用与保护膜10相同种类的材料。例如，在也采用SiO2作为保护膜10的材料的情况下，优选也采用SiO2作为保护膜11的材料。由此，能够提高另一个保护膜11和保护膜10之间的密合性，从而能够使另一个保护膜11和保护膜10不会容易地被剥离。由此，能够牢固地固定p型电极111。
实施方式6
图11是表示本发明实施方式的半导体发光元件的又一例子的剖视示意图，是p型电极的放大剖视图。
如图11所示，本发明实施方式的半导体发光元件除了以完全覆盖形成俯视焊盘电极120时的轮廓线的边界部之上的方式形成另一个保护膜11之外是与实施方式3同样的构造。另外，对与实施方式3相同的构件标注相同的附图标记来表示。
如图11所示，p型电极112的概略结构为由透光性电极109、接合层110和焊盘电极120构成，其形成在p型半导体层106上。
以与p型电极112相对应的位置和大小形成的接合层110形成为以大致均匀的膜厚覆盖透光性电极109的上表面109c，并且，在接合层110的外周部110d形成有膜厚朝向外周侧去逐渐变薄的倾斜面110c。
焊盘电极120由形成得比接合层110的最大厚度厚的金属反射层117和焊接层119构成。另外，在焊盘电极120的外周部120d形成有膜厚朝向外周侧去逐渐变薄的倾斜面119c。
在金属反射层117的外周部形成有膜厚朝向上述外周侧去逐渐变薄的倾斜面117c。另外，金属反射层117形成为覆盖接合层110。即，金属反射层117形成为完全覆盖接合层110的倾斜面110c的前部的最前端部、即完全覆盖形成俯视接合层110时的轮廓线的边界部之上。即，在俯视时，金属反射层117形成为覆盖接合层110，并伸出至接合层110的外周侧，因此，能够使接合层110的任何部分都不会从金属反射层117下暴露出。
并且，在焊接层119的外周部形成有膜厚朝向上述外周侧去逐渐变薄的倾斜面119c。另外，焊接层119形成为覆盖金属反射层117。即，焊接层119形成为完全覆盖金属反射层117的倾斜面117c的前部的最前端部、即完全覆盖形成俯视金属反射层117时的轮廓线的边界部之上。即，在俯视时，焊接层119形成为覆盖金属反射层117，并伸出至金属反射层117的外周侧，因此，能够使金属反射层117的任何部分都不会从焊接层119之暴露出。另外，形成俯视焊接层119时的轮廓线的边界部是形成俯视p型电极111时的轮廓线的边界部。
另一个保护膜11形成为完全覆盖形成俯视焊盘电极120时的轮廓线的边界部。即，另一个保护膜11层叠在透光性电极109上，其端部11c形成为以完全覆盖焊接层119的倾斜面(锥形面)119c的方式上到倾斜面119c上，并且覆盖至焊接层119的上表面119d的一部分。
由于焊接层119和透光性电极109的边界被另一个保护膜11覆盖，因此，能够防止水分从焊接层119和透光性电极109的边界进入，因此，外部的空气或者水分不容易进入到接合层110。因此，接合层110不会容易地被分解，能够进一步延长半导体发光元件的元件寿命。
另外，另一个保护膜11形成为完全覆盖形成俯视焊盘电极120时的轮廓线的边界部之上即可，也可以形成为基本上覆盖p型电极112，在一部分设置不接触的暴露区域。
作为另一个保护膜11的材料，只要是能够保护接合层110不接触外部的空气或者水分的材料即可。例如，作为另一个保护膜11的材料，优选采用SiO2。由此，能够密合性较高地形成另一个保护膜11，从而能够使另一个保护膜11不会容易地被剥离。由此，能够牢固地固定p型电极112。
实施方式7的半导体发光元件的制造方法
接着，说明本发明的半导体发光元件的制造方法。本实施方式7的半导体发光元件的制造方法是图14所示的半导体发光元件1的制造方法。
在制造图14所示的半导体发光元件1时，首先，在基板101上形成层叠半导体层20。层叠半导体层20在利用MOCVD法形成时能够得到结晶性良好的构造，但通过也利用溅射法使条件最佳化，能够获得具有比MOCVD法更优良的结晶性的层叠半导体层。
下面，包括缓冲层形成工序、基底层形成工序、n型半导体层形成工序、发光层形成工序、p型半导体层形成工序的“层叠半导体层的形成”按照上述实施方式1的半导体发光元件的制造方法来进行。然后，在这样形成层叠半导体层20之后，形成n型电极108和p型电极111。
n型电极形成工序
首先，利用公知的光刻方法形成图案，蚀刻规定区域的层叠半导体层20的一部分而使n接触层104a的一部分暴露出。接着，利用溅射法等在n接触层104a的暴露面104c上形成n型电极108。
p型电极形成工序
接着，使用图18说明制造p型电极111的工序。图18是用于说明制造p型电极的工序的工序图，是仅将制造有p型电极111的区域的一部分放大表示的放大剖视图。
如图18的(a)所示，在制造本实施方式的p型电极111时，首先，在p型半导体层106上形成透光性电极109。在形成覆盖n接触层104a的形成有n型电极108的暴露面104c等、除了要形成透光性电极109的区域之外的区域的掩模之后，利用溅射法等公知的方法在p型半导体层106上形成透光性电极109，之后，利用除去掩模的方法等形成。另外，透光性电极109可以在形成n型电极108之后形成，但也可以在蚀刻用于形成n型电极108的层叠半导体层20之前形成。
接着，如图18的(a)所示，在透光性电极109的上表面109c上形成透明保护膜10a，在透明保护膜10a上涂覆抗蚀剂21并将其干燥。
接着，通过除去与形成焊盘电极120的部分相对应的部分的抗蚀剂21，在透光性电极109的形成有透明保护膜10a的上表面109c上形成包括开口部23a的图18的(b)所示的倒锥型掩模23，该开口部23a具有截面积朝向底面渐渐变宽的内壁形状。作为形成倒锥型掩模23的方法，能够列举出采用n型光致抗蚀剂的方法、采用图像翻转型光致抗蚀剂的方法等。在本实施方式中，使用图19说明利用图像翻转型光致抗蚀剂形成图18的(b)所示的掩模的方法。图19是用于说明图18的(b)所示的掩模制造工序的工序图，是仅表示形成有一个p型电极111的区域的放大剖视图。
在本实施方式中，作为抗蚀剂21，采用作为图像翻转型光致抗蚀剂的不溶性抗蚀剂。作为图像翻转型光致抗蚀剂，例如可采用AZ5200NJ(产品名称：AZ Electronic Materials有限公司制)等。
接着，如图19的(a)所示，以覆盖抗蚀剂部21上方的规定位置的方式配置掩模25，如图19的(a)中箭头所示，从掩模25侧向抗蚀剂21侧照射规定强度及波长的光。由此，使照射有光的部分的抗蚀剂部21发生光反应，做成可溶部22。由于该光反应根据光的强度来进行，因此，在光照射面侧光反应进行得较快，在透光性电极109侧光反应进行得较慢。因此，如图19的(a)所示，可溶部22剖视时形成为侧面越朝向下方越向内侧后退的倒锥形(倒倾斜形)。另外，被掩模25覆盖的部分的抗蚀剂21作为不溶性的抗蚀剂(不溶部)21而残留，剖视时形成为侧面越朝向上方越向内侧后退的锥形(倾斜形)。
接着，通过使用热板或者烤炉等加热装置进行加热，如图19(b)所示那样使可溶部22发生热反应，做成由交联高分子构成的硬化部(掩模)23。之后，如图19的(c)所示，不使用掩模而向不溶性的抗蚀剂21及由交联高分子构成的硬化部(掩模)23的表面侧照射规定强度及波长的光，从而使未因使用图19的(a)说明的光反应变换为可溶部22的不溶性的抗蚀剂21发生光反应，做成可溶部22。
最后，使用规定的显影液溶解除去图19的(c)所示的可溶部22，从而如图19的(d)所示，得到具有侧面越朝向下方越向内侧后退的开口部23a的倒锥形(倒倾斜形)的由交联高分子构成的掩模23。
接着，自与透光性电极109的上表面109c垂直的方向进行RIE(反应性离子蚀刻)而除去图18的(b)所示的自掩模23的开口部23a暴露出的透明保护膜10a，如图18的(c)所示那样形成开口部10d，使透光性电极109的上表面109c自开口部10d暴露出。RIE(反应性离子蚀刻)是直进性较高且蔓延较少的蚀刻方法，因此，作为自蚀刻方向(图18中的上方)看来成为掩模23的影子的区域的透明保护膜10a基本上不会被蚀刻除去，而如图18的(c)所示地残留有透明保护膜10a的端部10c。
接着，如图18的(c)所示那样蚀刻自掩模23的开口部23a暴露出的透光性电极109，而在透光性电极109的上表面109c上形成接合凹部109a。与透光性电极109的上表面109c相比，通过形成接合凹部109a而自透光性电极109显现出来的接合凹部109a的内表面与接合层110的密合性优良。
在此，被蚀刻的透光性电极109例如是非晶形状态的IZO膜的情况下，蚀刻性优良，能够容易地形成指定形状的接合凹部109a。非晶形状态的IZO膜能够使用众所周知的蚀刻液(例如ITO-07N蚀刻液(关东化学公司制))容易且高精度地进行蚀刻。另外，非晶形状态的IZO膜的蚀刻也可以使用干蚀刻装置来进行。此时的蚀刻气体可以使用Cl2、SiCl4、BCl3等。
另外，非晶形状态的IZO膜优选通过进行热处理而做成包含六方晶体构造的In2O3结晶的IZO膜、包含红绿柱石构造的In2O3结晶的IZO膜。通过利用热处理等从非晶形状态转变为包含上述结晶的构造，与非晶形IZO膜相比，能够做成与接合层110的密合性及透光性更加优良的透光性电极109。但是，由于包含六方晶体构造的In2O3结晶的IZO膜难以蚀刻，因此，优选在上述蚀刻处理之后进行热处理。
在使非晶形状态的IZO膜结晶化的情况下，成膜条件、热处理条件等不同时，IZO膜中的结晶构造不同。用于使IZO膜结晶化的热处理最好在不含有O2的气氛下进行，作为不含有O2的气氛，能够列举出N2气氛等不活性气体气氛或者N2等不活性气体和H2的混合气体气氛等，优选为N2气氛或者N2和H2的混合气体气氛。另外，在N2气氛或者N2和H2的混合气体气氛中对IZO膜进行热处理时，例如能够使IZO膜结晶化为包含六方晶体构造的In2O3结晶的膜，且能有效地减少IZO膜的薄层电阻。
另外，用于使IZO膜结晶化的热处理温度优选为500℃～1000℃。在小于500℃的温度下进行热处理的情况下，有可能无法使IZO膜充分地结晶化，存在IZO膜的透光率并不足够高的情况。另外，在大于1000℃的温度下进行热处理的情况下，IZO膜虽然结晶化，但存在IZO膜的透光率并不足够高的情况。另外，在大于1000℃的温度下进行热处理的情况下，也有可能使处于IZO膜之下的半导体层劣化。
接着，如图18的(d)所示，利用溅射法以覆盖透光性电极109的接合凹部109a的方式形成接合层110。此时，通过使用控制了溅射条件的溅射法，能够提高接合层110的覆盖率。由此，接合层110形成为覆盖透光性电极109的接合凹部109a的整个面、透明保护膜10a的开口部10d的内壁面上的整个面、透明保护膜10a的端部10c的一部分，在接合层110的外周部110d形成膜厚朝向外侧去逐渐变薄的倾斜面110c。
另外，也可以在形成接合层110之前实施对形成有接合层110的透光性电极109的接合凹部109a的表面进行清洗的前处理。作为这里的清洗方法，能够列举出暴露于等离子体等中的干工艺的方法、与药液接触的湿工艺的方法等，但从工序简便性的方面考虑，优选使用干工艺的方法。
接着，利用溅射法形成金属反射层117。此时，与形成接合层110的情况相同，通过使用控制了溅射条件的溅射法，能够提高金属反射层117的覆盖率，形成覆盖接合层110且在外周部具有膜厚朝向外侧去逐渐变薄的倾斜面117c的金属反射层117。
接着，利用溅射法形成焊接层119。此时，通过使用控制了溅射条件的溅射法，能够提高焊接层119的覆盖率，形成外周部的形状沿着掩模23的开口部23a的内壁形状形成、覆盖金属反射层117且在外周部120d具有膜厚朝向外侧去逐渐变薄的倾斜面119c的焊接层119(焊盘电极120)。
之后，通过浸渍于抗蚀剂剥离液中，而剥离由交联高分子构成的掩模23，由此，如图18的(e)所示，形成由金属反射层117和焊接层119构成的焊盘电极120。
在本实施方式中，由于形成包括开口部23a的掩模23，该开口部23a具有截面积朝向底面渐渐变宽的内壁形状，利用覆盖率较高的溅射法形成接合层110、金属反射层117和焊接层119，因此，在从溅射方向看成为掩模23的影子的区域中，与构成接合层110、金属反射层117和焊接层119的各层的膜厚相应地形成倾斜角度不同的层。由此，在接合层110、金属反射层117和焊接层119的外周部分别形成膜厚朝向外侧去逐渐变薄的倾斜面110c、117c、119c。
接着，利用以往公知的方法，形成俯视时使焊盘电极120的中央部暴露出的大致环状的形状的、横跨在作为焊盘电极120的外缘部(轮廓线)和透明保护膜10a的接合处的部分地覆盖焊盘电极120的外缘部的缘部保护膜10b。
在本实施方式中，焊盘电极120在外周部120d形成有膜厚朝向外侧去逐渐变薄的倾斜面119c，因此，缘部保护膜10b能够容易地以均匀的厚度形成在焊盘电极120的倾斜面119c上。由此，能够防止在焊盘电极120的外缘部(轮廓线)和透明保护膜10a的接合处的部分产生未形成缘部保护膜10b的部分，从而能够使横跨在作为焊盘电极120的外缘部(轮廓线)和透明保护膜10a的接合处的部分的缘部保护膜10b以均匀的膜厚容易密合地形成。
这样，能形成包括图14～图16所示的p型电极111的半导体发光元件1。
在本实施方式的半导体发光元件1中，p型电极111包括在上表面109c具有接合凹部109a的透光性电极109、覆盖接合凹部109a地形成的接合层110、覆盖接合层110地形成且在外周部120d形成有膜厚朝向外侧去逐渐变薄的倾斜面119c的焊盘电极120，因此，能够利用接合层110得到透光性电极109和焊盘电极120之间的足够高的接合力，p型电极111的接合性优良。
而且，采用本实施方式的半导体发光元件1，在外周部120d形成有膜厚朝向外侧去逐渐变薄的倾斜面119c的焊盘电极120以覆盖接合层110的方式形成，因此，能够有效地防止空气、水分从外部进入到接合层110，能够得到优良的耐腐蚀性。
在此，例如以包括图25所示的p型电极的半导体发光元件为例说明本实施方式的半导体发光元件1的效果。另外，在图25中，仅表示半导体发光元件所包括的p型电极，省略图示基板和层叠半导体层。在图25所示的p型电极201中，与本实施方式的半导体发光元件1不同，未形成缘部保护膜10b，在透光性电极109的上表面109c未形成接合凹部109a，接合层210、构成焊盘电极220的金属反射层217和焊接层219的侧面与透光性电极109的上表面109c大致垂直。
在图25所示的p型电极201中，外部的空气或者水分容易从透明保护膜10a和金属反射层217之间进入而到达接合层210。在空气或者水分到达接合层210时，存在接合层210劣化而缩短半导体发光元件的元件寿命这样的问题。特别是在接合层210由Cr构成的情况下，Cr因到达接合层210的空气或者水分容易发生氧化或氢氧化反应而导致接合层210被分解消失，因此该问题显著。并且，Cr氧化或氢氧化反应会因对包括图25所示的p型电极201的半导体发光元件施加偏压而加速，因此，有可能简单地导致接合层210分解消失。
相对于此，在本实施方式的半导体发光元件1中，包括形成为覆盖接合层110且在外周部120d形成有膜厚朝向外侧去逐渐变薄的倾斜面119c的焊盘电极120，因此，能够使接合层110的任何部分都不会从焊盘电极120下暴露出。因而，采用本实施方式的半导体发光元件1，能够有效地防止半导体发光元件1的外部的空气或者水分进入到接合层110，在接合层110由Cr构成的情况下，也能够得到优良的耐腐蚀性及利用接合层110实现的透光性电极109和焊盘电极120的优良的接合性。
另外，在本实施方式的半导体发光元件1中，在利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成接合层110、且接合层110为最大厚度为
Figure BPA00001311113300831
的范围的薄膜的情况下，能够进一步提高透光性电极109和焊盘电极120之间的接合性。
并且，在本实施方式的半导体发光元件1中，以覆盖透光性电极109的上表面109c中的未形成接合凹部109a的区域的方式形成透明保护膜10a，接合层110的外缘部和焊盘电极120的外缘部配置在透明保护膜10a上，因此，能够得到更加优良的耐腐蚀性和接合性。
另外，在本实施方式的半导体发光元件1中，焊盘电极120由金属反射层117和焊接层119构成，使接合层110的任何部分都不会从金属反射层117下暴露出，并且使金属反射层117的任何部分都不会从焊接层119下暴露出，由金属反射层117和焊接层119双重覆盖接合层110。并且，在本实施方式的半导体发光元件1中，焊盘电极120的外缘部配置在透明保护膜10a上。由此，在本实施方式的半导体发光元件1中，半导体发光元件1的外部空气或水分只要不通过透明保护膜10a和焊接层119的接合面及透明保护膜10a和金属反射层117的接合面，就无法进入到接合层110。因而，能够更有效地防止半导体发光元件1的外部的空气、水分进入到接合层110。
另外，在本实施方式的半导体发光元件1中，形成有覆盖焊盘电极120的外缘部且使焊盘电极120上的一部分暴露出的缘部保护膜10b，因此，能够得到更加优良的耐腐蚀性及接合性。
另外，本实施方式的半导体发光元件1的制造方法的制造p型电极111的工序包括以下工序：形成透光性电极109；在透光性电极109的形成有透明保护膜10a的上表面形成包括开口部23a的掩模23，该开口部23a具有截面积朝向底面渐渐变宽的内壁形状；通过蚀刻自开口部23a暴露出的透光性电极109的上表面109c而形成接合凹部109a；以覆盖接合凹部109a的方式形成接合层110；通过沿着开口部23a的内壁形状形成外周部120d的形状，而形成覆盖接合层110且在外周部120d具有膜厚朝向外侧去逐渐变薄的倾斜面119c的焊盘电极120；除去掩模23；因此，能够容易地制造包括具有优良的接合性及耐腐蚀性的p型电极111的本实施方式的半导体发光元件1。
另外，本实施方式的半导体发光元件1的制造方法包括：通过蚀刻自开口部23a暴露出的透光性电极109的上表面109c而形成接合凹部109a的工序；以覆盖接合凹部109a的方式形成接合层110的工序，因此，与通过形成接合凹部109a而自透光性电极109显现出来的接合凹部109a的内表面相接触地形成接合层110。与透光性电极109的上表面109c相比，通过形成接合凹部109a而自透光性电极109显现出来的接合凹部109a的内表面与接合层110的密合性优良，因此，采用本实施方式的制造方法，与在透光性电极109的上表面109c形成接合层110的情况相比，能够得到与接合层110的密合性优良的p型电极111。
实施方式8：半导体发光元件
图20是表示本发明的半导体发光元件的另一例子的图，是半导体发光元件的剖视示意图。图20所示的本实施方式的半导体发光元件2与图14所示的半导体发光元件1的不同之处仅是n型电极108，除了n型电极108之外与图14所示的半导体发光元件1相同。因而，对与实施方式7相同的构件标注相同的附图标记，省略说明。
在图20所示的本实施方式的半导体发光元件2中，作为n型电极108，除了做成焊盘电极120仅由焊接层119构成的单层构造之外而形成与p型电极111相同的电极。因而，构成本实施方式的半导体发光元件2的n型电极108除了不形成金属反射层117，能够与p型电极111同样地形成。
在图20所示的本实施方式的半导体发光元件2中，与图14所示的半导体发光元件1同样地p型电极111的接合性优良。
并且，在图20所示的本实施方式的半导体发光元件2中，n型电极108包括在上表面109c具有接合凹部109a的透光性电极109、覆盖接合凹部109a地形成的接合层110、覆盖接合层110地形成且在外周部120d形成有膜厚朝向外侧去逐渐变薄的倾斜面119c的焊盘电极120，因此，能够利用接合层110得到透光性电极109和焊盘电极120之间的足够高的接合力，n型电极108的接合性优良。
另外，在图20所示的本实施方式的半导体发光元件2中，构成p型电极111和n型电极108的焊盘电极120在外周部120d形成有膜厚朝向外侧去逐渐变薄的倾斜面119c，覆盖接合层110地形成，因此，能够有效地防止空气、水分从外部进入到接合层110，能够得到优良的耐腐蚀性。
另外，本实施方式的半导体发光元件2的制造方法的制造p型电极111和n型电极108的工序包括以下工序：形成透光性电极109；在透光性电极109的形成有透明保护膜10a的上表面109c形成包括开口部23a的掩模23，该开口部23a具有截面积朝向底面渐渐变宽的内壁形状；通过蚀刻自开口部23a暴露出的透光性电极109的上表面109c而形成接合凹部109a；以覆盖接合凹部109a的方式形成接合层110；通过沿着开口部23a的内壁形状形成外周部120d的形状，而形成覆盖接合层110且在外周部120d具有膜厚朝向外侧去逐渐变薄的倾斜面119c的焊盘电极120；除去掩模23；因此，能够制造包括具有优良的接合性及耐腐蚀性的p型电极111及n型电极108的本实施方式的半导体发光元件2。
实施方式9：半导体发光元件
图21是表示本发明的半导体发光元件的另一例子的图，是构成半导体发光元件的p型电极的放大剖视示意图。图21所示的本实施方式的半导体发光元件与图14所示的半导体发光元件1的不同之处仅是未形成透明保护膜10a和缘部保护膜10b，除此之外与图14所示的半导体发光元件1相同。因而，对与实施方式7相同的构件标注相同的附图标记，省略说明。
另外，构成本实施方式的半导体发光元件的p型电极112除了不形成透明保护膜10a和缘部保护膜10b之外，能够与图14所示的p型电极111同样地形成。
像图21所示的本实施方式的半导体发光元件那样，即使在未设置透明保护膜10a和缘部保护膜10b的情况下，p型电极112也包括在上表面109c具有接合凹部109a的透光性电极109、覆盖接合凹部109a地形成的接合层110、覆盖接合层110地形成且在外周部120d形成有膜厚朝向外侧去逐渐变薄的倾斜面119c的焊盘电极120，因此，能够利用接合层110得到透光性电极109和焊盘电极120之间的足够高的接合力，p型电极112的接合性优良。
而且，在图21所示的本实施方式的半导体发光元件中，在外周部120d具有膜厚朝向外侧去逐渐变薄的倾斜面119c的焊盘电极120覆盖接合层110地形成，因此，能够有效地防止空气、水分从外部进入到接合层110，能够得到优良的耐腐蚀性。
实施方式10：半导体发光元件
图22是表示本发明的半导体发光元件的另一例子的图，是半导体发光元件的剖视示意图。图21所示的本实施方式的半导体发光元件1a与图14所示的半导体发光元件1的不同之处在于：未形成透明保护膜10a，而在透光性电极109的除了俯视时使焊盘电极120的中央部暴露出的区域之外的整个上表面109c上设有上表面保护膜10。除此之外与图14所示的半导体发光元件1相同。因而，对与实施方式7相同的构件标注相同的附图标记，省略说明。
上表面保护膜10能够做成由与图14所示的半导体发光元件1的透明保护膜10a相同的材料构成、具有与其相同的厚度的膜。
在制造图22所示的半导体发光元件1a时，首先，与图14所示的半导体发光元件1同样地形成层叠半导体层20，之后形成n型电极108。
之后，如下所示那样制造p型电极111a。图23是用于说明制造p型电极的工序的工序图，是仅将要制造p型电极111a的区域的一部分放大表示的放大剖视图。
如图23的(a)所示，在制造本实施方式的p型电极111a时，首先，与图14所示的半导体发光元件1同样地在p型半导体层106上形成透光性电极109。
接着，如图23的(a)所示，在透明保护膜10a上涂覆抗蚀剂21并将其干燥，与图14所示的半导体发光元件1同样地在透光性电极109的上表面109c上形成包括开口部23a的图23的(b)所示的倒锥型掩模23，该开口部23a具有截面积朝向底面地渐渐变宽的内壁形状。
接着，通过与图14所示的半导体发光元件1同样地蚀刻自图23的(b)所示的掩模23的开口部23a暴露出的透光性电极109，而如图23的(c)所示那样在透光性电极109的上表面109c上形成接合凹部109a。
接着，如图23的(d)所示，与图14所示的半导体发光元件1同样地形成接合层110、金属反射层117、焊接层119。之后，与图14所示的半导体发光元件1同样地剥离掩模23。由此，如图23的(e)所示，形成由金属反射层117和焊接层119构成的焊盘电极120。在本实施方式中，也与图14所示的半导体发光元件1同样地在接合层110、金属反射层117和焊接层119的外周部分别形成膜厚朝向外侧去逐渐变薄的倾斜面110c、117c、119c。
接着，使用以往公知的方法，在透光性电极109的除了俯视时使焊盘电极120的中央部暴露出的区域之外的整个上表面109c形成上表面保护膜10。这样，形成图22所示的包括p型电极111a的半导体发光元件1a。
在本实施方式的半导体发光元件1a中，能够与图14所示的半导体发光元件1同样地得到接合性及耐腐蚀性。
另外，在本实施方式的半导体发光元件1a中，由于在透光性电极109的除了俯视时使焊盘电极120的中央部暴露出的区域之外的整个上表面109c设有上表面保护膜10，因此，能够得到更加优良的耐腐蚀性及接合性。
实施方式11：灯
图24是表示本发明的灯的一个例子的剖视概略图。如图24所示，本实施方式的灯3是炮弹型，作为半导体发光元件实装有图14所示的本发明的半导体发光元件1。另外，灯3例如将半导体发光元件1和荧光体组合而成，能够利用本领域技术人员众所周知的方法做成本领域技术人员众所周知的构造。另外，公知通过半导体发光元件1和荧光体的组合能够改变发光色，能够不对本发明实施方式的灯有任何限制地采用该技术。
如图24所示，本实施方式的灯3包括利用线33接合于半导体发光元件1的p型电极111的焊盘电极120的框架31、利用线34接合于半导体发光元件1的n型电极108(焊盘电极)的另一个框架32、包围半导体发光元件1的周边地形成的由透明的树脂构成的模制件35。
本实施方式的灯3作为半导体发光元件采用包括具有优良的接合性及耐腐蚀性的p型电极111的图14所示的本发明的半导体发光元件1，因此，p型电极112的接合性优良，能够成品率较高地进行制造，并且耐腐蚀性优良。
本实施方式的灯3也可以用于通常用途的炮弹型、便携的背光灯用途的侧视型、显示器所采用的顶视型等任意的用途。
另外，由于本发明的半导体发光元件制成的灯3具有上述优良的效果，因此，能够对装入有利用该技术制成的灯的背光灯、便携式电话、显示器、各种面板类、计算机、游戏机、照明等电子仪器、装入有该电子仪器的汽车等机械装置类付与作为产品在使用上的高可靠性。特别是对于背光灯、便携式电话、显示器、游戏机、照明等电池驱动的仪器类，能够提供具有优良的耐腐蚀性、高可靠性的发光元件的产品，较为理想。
实施方式12的半导体发光元件的制造方法
接着，说明本发明的半导体发光元件的制造方法。本实施方式12的半导体发光元件的制造方法是图26所示的半导体发光元件1的制造方法。
在制造图26所示的半导体发光元件1时，首先，在基板101上形成层叠半导体层20。层叠半导体层20在利用MOCVD法形成时能够得到结晶性良好的构造，但通过也利用溅射法使条件最佳化，能够得到具有比MOCVD法更优良的结晶性的半导体层。下面，包括缓冲层形成工序、基底层形成工序、n型半导体层形成工序、发光层形成工序、p型半导体层形成工序的“层叠半导体层的形成”按照上述实施方式1的半导体发光元件的制造方法来进行。然后，在这样地形成层叠半导体层20之后，形成n型电极108和p型电极111。
在本实施方式中，使用图30～图33说明在制造n型电极108的工序和制造p型电极111的工序中同时形成电阻接合层9、接合层110、焊盘电极120各层、并同时进行提高电阻接合层9和接合层110之间的密合性的热处理的制造方法。
图33是用于说明制造n型电极108和p型电极111的工序的概略图。图30是用于说明制造p型电极的工序的工序图，是仅将制造有p型电极111的区域的一部分放大表示的放大剖视图。另外，图31是用于说明制造n型电极108和p型电极111时形成的掩模的制造工序的工序图，是仅表示形成有一个p型电极111的区域的放大剖视图。另外，图32是用于说明制造n型电极的工序的工序图，是仅将制造有n型电极的区域的一部分放大表示的放大剖视图。
首先，利用公知的光刻方法将图33的(a)所示的层叠半导体层20形成图案，蚀刻规定区域的层叠半导体层20的一部分而使n接触层104a的一部分暴露出。
接着，如图33的(b)所示，在层叠半导体层20的p型半导体层106上形成透光性电极109。在形成覆盖用于形成n型电极108的区域的n接触层104a的暴露面104c等、除了要形成透光性电极109的区域之外的区域的掩模之后，利用溅射法等公知的方法在p型半导体层106上形成透光性电极109，之后，利用除去掩模的方法等形成。另外，透光性电极109也可以在蚀刻用于形成n型电极108的层叠半导体层20之后形成，但也可以在蚀刻用于形成n型电极108的层叠半导体层20之前形成。
接着，在图30的(a)所示的透光性电极109的上表面109c形成保护膜10a的同时，在图32的(a)所示的n型半导体层104的暴露面104c上形成保护膜10a。
接着，通过自与透光性电极109的上表面109c及n型半导体层104的暴露面104c垂直的方向进行RIE(反应性离子蚀刻)来除去保护膜10a，如图30的(a)及图32的(a)所示那样形成开口部10d，使透光性电极109的上表面109c及n型半导体层104的暴露面104c自开口部10d暴露出。RIE(反应性离子蚀刻)是直进性较高且蔓延较少的蚀刻方法，因此，如图30的(a)及图32的(a)所示，以大致直角形状残留有保护膜10a的端部10c。
接着，通过蚀刻自保护膜10a的开口部10d暴露出的透光性电极109，而如图30的(a)及图33的(a)所示那样在透光性电极109上形成孔部109a。与透光性电极109的上表面109c相比，通过形成孔部109a而自透光性电极109显现出来的孔部109a的内壁109d与电阻接合层9的密合性优良。在此被蚀刻的透光性电极109例如是非晶形状态的IZO膜的情况下，蚀刻性优良，能够容易地形成指定形状的孔部109a。非晶形状态的IZO膜能够使用众所周知的蚀刻液(例如ITO-07N蚀刻液(关东化学公司制))容易且高精度地进行蚀刻。另外，非晶形状态的IZO膜的蚀刻也可以使用干蚀刻装置来进行。此时的蚀刻气体可以使用Cl2、SiCl4、BCl3等。
在此，在透光性电极109例如是非晶形状态的IZO膜的情况下，优选通过进行热处理将非晶形状态的IZO膜做成包含六方晶体构造的In2O3结晶的IZO膜、包含红绿柱石构造的In2O3结晶的IZO膜。通过利用热处理等从非晶形状态转变为包含上述结晶的构造，与非晶形IZO膜相比，能够做成与电阻接合层9及接合层110的密合性及透光性更加优良的透光性电极109。但是，由于包含六方晶体构造的In2O3结晶的IZO膜难以蚀刻，因此，优选在上述蚀刻处理之后进行热处理。
在使非晶形状态的IZO膜结晶化的情况下，成膜条件、热处理条件等不同时，IZO膜中的结晶构造不同。用于使IZO膜结晶化的热处理最好在不含有O2的气氛下进行，作为不含有O2的气氛，能够列举出N2气氛等不活性气体气氛或者N2等不活性气体和H2的混合气体气氛等，优选为N2气氛或者N2和H2的混合气体气氛。另外，在N2气氛或者N2和H2的混合气体气氛中对IZO膜进行热处理时，例如能够使IZO膜结晶化为包含六方晶体构造的In2O3结晶的膜，并有效地减少IZO膜的薄层电阻。
另外，使IZO膜结晶化的热处理温度优选为250℃～1000℃，更优选为500℃～700℃。在小于250℃的温度下进行热处理的情况下，有可能无法使IZO膜充分地结晶化，存在IZO膜的透光率并不足够高的情况。另外，在大于1000℃的温度下进行热处理的情况下，IZO膜虽然结晶化，但存在IZO膜的透光率并不足够高的情况。另外，在大于1000℃的温度下进行热处理的情况下，也有可能使处于IZO膜之下的半导体层劣化。
另外，用于使构成透光性电极109的IZO膜结晶化的热处理也可以在透光性电极109上形成孔部109a之后立即进行，但也可以在电阻接合层9上形成接合层110之后进行。在形成接合层110之后进行用于使构成透光性电极109的IZO膜结晶化的热处理的情况下，能够同时进行用于使IZO膜结晶化的热处理和用于提高电阻接合层9和接合层110的密合性的热处理，因此，能够减少进行热处理的次数，从而能够简化制造工序，较为理想。
之后，通过在保护膜10a上涂覆抗蚀剂并将其干燥，除去与形成焊盘电极120的部分相对应的部分的抗蚀剂，从而在形成有图30的(b)所示的保护膜10a的透光性电极109的上表面109c及形成有图32的(b)所示的保护膜10a的n型半导体层104的暴露面104c上形成包括开口部23a的倒锥型掩模23，该开口部23a具有截面积朝向底面渐渐变宽的内壁形状(参照图33的(c))。另外，如图30的(b)及图33的(c)所示，形成在透光性电极109上的掩模23的开口部23a形成在透光性电极109的孔部109a所暴露出的位置。
作为形成图30的(b)及图32的(b)、图33的(c)所示的倒锥型掩模23的方法，能够列举出采用n型光致抗蚀剂的方法、采用图像翻转型光致抗蚀剂的方法等。在本实施方式中，使用图31说明利用图像翻转型光致抗蚀剂形成图30的(b)及图32的(b)所示的掩模的方法。
在本实施方式中，作为图31的(a)所示的抗蚀剂21，采用作为图像翻转型光致抗蚀剂的不溶性抗蚀剂。作为图像翻转型光致抗蚀剂，例如可采用AZ5200NJ(产品名称：AZ Electronic Materials有限公司制)等。
接着，如图31的(a)所示，以覆盖抗蚀剂部21上方的规定位置的方式配置掩模25，如图31的(a)中箭头所示，从掩模25侧向抗蚀剂21侧照射规定强度及波长的光。由此，使照射有光的部分的抗蚀剂21发生光反应，做成可溶部22。由于该光反应根据光的强度来进行，因此，在光照射面侧光反应进行得较快，在透光性电极109侧光反应进行得较慢。因此，如图31的(a)所示，可溶部22剖视时形成为侧面越朝向下方越向内侧后退的倒锥形(倒倾斜形)。另外，被掩模25覆盖的部分的抗蚀剂21作为不溶性的抗蚀剂(不溶部)21而残留，剖视时形成为侧面越朝向上方越向内侧后退的锥形(倾斜形)。
接着，通过使用热板、烤炉等加热装置进行加热，如图31的(b)所示，使可溶部22发生热反应而做成由交联高分子构成的硬化部(掩模)23。
之后，如图31的(c)所示，通过不使用掩模而向不溶性的抗蚀剂21及由交联高分子构成的硬化部(掩模)23的表面侧照射规定强度及波长的光，使未因使用图31的(a)说明的光反应变换为可溶部22的不溶性的抗蚀剂21发生光反应，做成可溶部22。
最后，通过使用规定的显影液溶解除去图31的(c)所示的可溶部22，如图31的(d)所示，能够得到具有侧面越朝向下方越向内侧后退的开口部23a的倒锥形(倒倾斜形)的由交联高分子构成的掩模23。
焊盘形成工序
接着，利用溅射法，使用与构成透光性电极109的材料相同的材料在图30的(c)所示的层叠半导体层20的上表面106c(孔部109a的底面109b)上及图32的(c)所示的n型半导体层104的暴露面104c上，以覆盖透光性电极109的孔部109a的内壁109d和保护膜10a的开口部10d的端部10c的方式形成电阻接合层9。
接着，如图30的(d)及图32的(d)所示，利用溅射法，以覆盖电阻接合层9上和保护膜10a的开口部10d的端部10c的方式形成接合层110。此时，通过使用控制了溅射条件的溅射法，能够提高接合层110的覆盖率。由此，接合层110形成为覆盖电阻接合层9上的整个面和保护膜10a的端部10c的一部分，在接合层110的外周部110d形成有膜厚朝向外侧去逐渐变薄的倾斜面110c。
另外，也可以在形成接合层110之前实施对要形成接合层110的电阻接合层9上、保护膜10a的开口部10d的端部10c的表面进行清洗的前处理。
作为这里的清洗方法，能够列举出暴露于等离子体等中的干工艺的方法、与药液接触的湿工艺的方法等，但从工序简便性的方面考虑，优选使用干工艺的方法。
接着，利用溅射法形成金属反射层117。此时，与形成接合层110的情况相同地使用控制了溅射条件的溅射法。由此，能够提高金属反射层117的覆盖率，形成覆盖接合层110且在外周部具有膜厚朝向外侧去逐渐变薄的倾斜面117c的金属反射层117。
接着，利用溅射法形成焊接层119。此时，使用控制了溅射条件的溅射法。由此，能够提高焊接层119的覆盖率，形成外周部的形状沿着掩模23的开口部23a的内壁形状形成、覆盖金属反射层117且在外周部120d具有膜厚朝向外侧去逐渐变薄的倾斜面119c的焊接层119(焊盘电极120)(参照图33的(d))。
之后，通过浸渍于抗蚀剂剥离液中而剥离由交联高分子构成的掩模23。由此，如图30的(e)及图32的(e)所示，形成由金属反射层117和焊接层119构成的焊盘电极120。
在本实施方式中，形成包括开口部23a的掩模23，该开口部23a具有截面积朝向底面渐渐变宽的内壁形状，利用覆盖率较高的溅射法形成接合层110、金属反射层117和焊接层119，因此，在从溅射方向看来成为掩模23的影子的区域中，与构成接合层110、金属反射层117和焊接层119的各层的膜厚相应地形成倾斜角度不同的层。由此，在接合层110、金属反射层117和焊接层119的外周部分别形成膜厚朝向外侧去逐渐变薄的倾斜面110c、117c、119c。
热处理工序
之后，为了提高电阻接合层9和接合层110之间的密合性，在80℃～700℃的温度下进行热处理。这里的热处理与用于使由非晶形状态的IZO膜构成的透光性电极109结晶化的热处理同样地进行。因而，例如在电阻接合层9是非晶形状态的IZO膜的情况下，通过这里的热处理将非晶形状态的IZO膜做成包含六方晶体构造的In2O3结晶的IZO膜、包含红绿柱石构造的In2O3结晶的IZO膜。通过利用热处理从非晶形状态转变为包含上述结晶的构造，与非晶形IZO膜相比，能够做成与接合层110的密合性及透光性更加优良的电阻接合层9。
接着，利用以往公知的方法，形成俯视时使焊盘电极120的中央部暴露出的大致环状的形状的、横跨在作为焊盘电极120的外缘部(轮廓线)和保护膜10a的接合处的部分地覆盖焊盘电极120的外缘部的缘部保护膜10b(参照图33的(d))。在本实施方式中，在除了俯视时使焊盘电极120的中央部暴露出的区域之外的整个区域中形成缘部保护膜10b。
在此，在本实施方式中，焊盘电极120在外周部120d形成有膜厚朝向外侧去逐渐变薄的倾斜面119c，因此，缘部保护膜10b能够容易地以均匀的膜厚形成在焊盘电极120的倾斜面119c上。由此，能够防止在焊盘电极120的外缘部(轮廓线)和保护膜10a的接合处的部分产生未形成缘部保护膜10b的部分，从而能够使横跨在作为焊盘电极120的外缘部(轮廓线)和保护膜10a的接合处的部分的缘部保护膜10b以均匀的膜厚容易密合地形成。
这样，形成包括图26所示的n型电极108和p型电极111的半导体发光元件1。
在本实施方式的半导体发光元件1中，n型电极108和p型电极111包括形成在层叠半导体层20的上表面106c或者n接触层104a的暴露面104c上的电阻接合层9、形成在电阻接合层9上的接合层110、覆盖接合层110地形成的焊盘电极120，n型电极108和p型电极111这两者能够利用接合层110和焊盘电极120得到电阻接合层9和焊盘电极120之间的足够高的接合力，因此，包括具有优良的接合性的n型电极108和p型电极111。
并且，采用本实施方式的半导体发光元件1，在外周部120d具有膜厚朝向外侧去逐渐变薄的倾斜面119c的焊盘电极120以覆盖接合层110的方式形成，因此，能够使接合层110的任何部分都不会从焊盘电极120下暴露出。因而，采用本实施方式的半导体发光元件1，能够有效地防止半导体发光元件1的外部的空气或者水分进入到接合层110，能够得到优良的耐腐蚀性，并且，能够得到利用接合层110实现的层叠半导体层20及透光性电极109与焊盘电极120之间的优良的接合性。
并且，在本实施方式的半导体发光元件1中，以覆盖除了p型电极111的形成有电阻接合层9的区域及n型电极108的形成有电阻接合层9的区域之外的区域的方式形成保护膜10a，接合层110的外缘部和焊盘电极120的外缘部配置在保护膜10a上，因此，能够得到更加优良的耐腐蚀性和接合性。
另外，在本实施方式的半导体发光元件1中，焊盘电极120由金属反射层117和焊接层119构成，使接合层110的任何部分都不会从金属反射层117下暴露出，并且使金属反射层117的任何部分都不会从焊接层119下暴露出，由金属反射层117和焊接层119双重覆盖接合层110。并且，在本实施方式的半导体发光元件1中，焊盘电极120的外缘部配置在保护膜10a上。由此，在本实施方式的半导体发光元件1中，半导体发光元件1的外部空气或水分只要不通过保护膜10a和焊接层119的接合面及保护膜10a和金属反射层117的接合面，就无法进入到接合层110。因而，在本实施方式中，能够更有效地防止半导体发光元件1的外部的空气、水分进入到接合层110，从而能够有效地防止由接合层110的劣化引起的接合性及耐腐蚀性的劣化。
另外，在本实施方式的半导体发光元件1中，形成有覆盖焊盘电极120的外缘部并使焊盘电极120上的一部分暴露出的缘部保护膜10b，因此，能够得到更加优良的耐腐蚀性及接合性。而且，采用本实施方式的半导体发光元件1，在外周部120d具有膜厚朝向外侧去逐渐变薄的倾斜面119c的焊盘电极120以覆盖接合层110的方式形成，因此，能够充分地确保焊盘电极120的外周部120d和焊盘电极120的外周部120d的下表面(本实施方式中是保护膜10a)的接触面积，能够得到优良的接合性，并且，能够有效地防止空气、水分从外部通过焊盘电极120的外周部120d与其下表面之间进入到接合层110，从而能够得到更加优良的耐腐蚀性。
另外，在本实施方式的半导体发光元件1中，除了在n型电极108中未设置透光性电极109之外，n型电极108和p型电极111相同，因此，能够同时形成n型电极108和p型电极111，能够容易地制造，生产率优良。
例如，在本实施方式的半导体发光元件1中，作为n型电极，在n接触层104a的暴露面104c上自该暴露面104c形成有由Ti/Au等金属构成的构造的情况下，不会同时形成n型电极和p型电极111。
相对于此，在本实施方式的半导体发光元件1中，在除了在n型电极108中未设置透光性电极109之外、n型电极108和p型电极111的与它们接合并覆盖它们的焊盘电极为相同结构的情况下，能够容易地使n型电极108和p型电极111这两者的制造条件最佳化。因而，在本实施方式的半导体发光元件1中，通过使n型电极108和p型电极111的制造条件最佳化，能够做成电阻接合层9和接合层110的密合性优良的包括n型电极108和p型电极111的半导体发光元件1。
另外，在本实施方式的半导体发光元件1的制造方法中，制造n型电极108的工序和制造p型电极111的工序这两者包括进行提高电阻接合层9和接合层110的密合性的250℃～700℃的热处理的工序，因此，能够得到与电阻接合层9的密合性优良的接合层110，从而能够得到电阻接合层9和焊盘电极120的接合性优良的半导体发光元件1。
另外，在本实施方式的半导体发光元件1的制造方法中，制造n型电极108的工序和制造p型电极111的工序这两者包括在层叠半导体层20的上表面106c或者n接触层104a的暴露面104c上形成电阻接合层9的工序、在电阻接合层9上形成接合层110的工序、覆盖接合层110地形成焊盘电极120的工序、为了提高电阻接合层9和接合层110的密合性而在250℃～700℃的温度下进行热处理的工序，因此，在制造n型电极108的工序和制造p型电极111的工序中，能够使电阻接合层9、接合层110、焊盘电极120所采用的材料相同，从而能够比n型电极108和p型电极111所采用的材料各不相同的情况更加容易地制造。
另外，在本实施方式的半导体发光元件1的制造方法中，在制造n型电极108的工序和制造p型电极111的工序中，同时进行焊盘形成工序及热处理工序，因此，与将它们分别进行的情况相比，能够容易且高效率地制造，生产率优良。
另外，在本实施方式的半导体发光元件1的制造方法中，为了容易且高效率地制造，举例说明了同时形成构成n型电极108的电阻接合层9、接合层110、焊盘电极120和构成p型电极111的电阻接合层9、接合层110、焊盘电极120的情况，但也可以在n型电极108和p型电极111中分别形成电阻接合层9、接合层110、焊盘电极120，也可以仅分别形成构成n型电极108和p型电极111的电阻接合层9、接合层110、焊盘电极120中的一部分。
另外，在本实施方式的半导体发光元件1的制造方法中，包括通过蚀刻自保护膜10a的开口部10d暴露出的透光性电极109的上表面109c而形成孔部109a的工序、在孔部109a的内壁109d上形成电阻接合层9的工序，因此，与通过形成孔部109a而自透光性电极109显现出来的孔部109a的内壁109d相接触地形成电阻接合层9。与透光性电极109的上表面109c相比，通过形成孔部109a而自透光性电极109显现出来的孔部109a的内壁109d与电阻接合层9的密合性优良，因此，采用本实施方式的制造方法，与在透光性电极109的上表面109c形成电阻接合层9的情况相比，能够得到与电阻接合层9的密合性优良的p型电极111。
实施方式13：半导体发光元件
图34是表示本发明的半导体发光元件的另一例子的图，是构成半导体发光元件的剖视示意图。图34所示的本实施方式的半导体发光元件1a与图26所示的半导体发光元件1的不同之处仅是未形成保护膜10a和缘部保护膜10b，除此之外与图26所示的半导体发光元件1相同。因而，对与实施方式12相同的构件标注相同的附图标记，省略说明。
另外，本实施方式的半导体发光元件1a除了不形成保护膜10a和缘部保护膜10b之外，能够与图26所示的半导体发光元件1同样地形成。
在图34所示的本实施方式的半导体发光元件1a中，n型电极118和p型电极111a包括形成在层叠半导体层20的上表面106c或者n接触层104a的暴露面104c上的电阻接合层9、形成在电阻接合层9上的接合层110、覆盖接合层110地形成的焊盘电极120，因此，n型电极118和p型电极111a这两者能够利用接合层110和焊盘电极120得到电阻接合层9和焊盘电极120之间的足够高的接合力。
另外，在图34所示的本实施方式的半导体发光元件1a的制造方法中，制造n型电极118的工序和制造p型电极111a的工序这两者包括进行提高电阻接合层9和接合层110的密合性的250℃～700℃的热处理的工序，因此，能够得到与电阻接合层9的密合性优良的接合层110，从而能够得到电阻接合层9和焊盘电极120的接合性优良的半导体发光元件1a。
另外，在图34所示的本实施方式的半导体发光元件1a中，与图26所示的半导体发光元件1同样，除了在n型电极118中未设置透光性电极109之外，n型电极118和p型电极111a相同，因此，能够同时形成n型电极118和p型电极111a，能够容易高效率地制造，生产率优良。另外，在图34所示的本实施方式的半导体发光元件1a中，也能够以最佳的条件制造n型电极118和p型电极111a这两者。
实施方式14：半导体发光元件
图35是表示本发明的半导体发光元件的另一例子的图，是构成半导体发光元件的剖视示意图。图35所示的本实施方式的半导体发光元件1b与图26所示的半导体发光元件1的不同之处仅是未形成保护膜10a，而在透光性电极109的除了俯视时使焊盘电极120的中央部暴露出的区域之外的上表面109c的整个面和n接触层104a的暴露面104c上的整个面设有上表面保护膜10。除此之外与图26所示的半导体发光元件1相同。因而，对与实施方式12相同的构件标注相同的附图标记，省略说明。
上表面保护膜10能够做出由与图26所示的半导体发光元件1中的保护膜10a相同的材料构成、具有与其相同的厚度的膜。
在制造图35所示的半导体发光元件1b时，首先，在与图26所示的半导体发光元件1同样地形成层叠半导体层20之后，如下所示那样制造n型电极128和p型电极111b。在本实施方式中，使用图36说明同时进行制造n型电极108的工序和制造p型电极111的工序的制造方法。
图36是用于说明制造n型电极128和p型电极111b的工序的工序图，是仅将制造有p型电极111b的区域的一部分放大表示的放大剖视图。另外，形成n型电极128的工序除了不进行设置透光性电极109的工序之外与形成p型电极111b的工序相同，因此，在图36中，省略图示制造有n型电极128的区域。
首先，与图26所示的半导体发光元件1同样地使层叠半导体层20的n接触层104a的一部分暴露出，与图26所示的半导体发光元件1同样地在层叠半导体层20的p型半导体层106上形成透光性电极109。
接着，通过与图26所示的半导体发光元件1同样地蚀刻透光性电极109，而如图36的(a)所示那样在透光性电极109上形成孔部109a。
在这里形成的透光性电极109是非晶形状态的IZO膜的情况下，优选通过与图26所示的半导体发光元件1同样地进行热处理，而使非晶形状态的IZO膜结晶化。
接着，在透光性电极109的上表面109c涂覆抗蚀剂21的同时，在n接触层104a的暴露面104c上涂覆抗蚀剂21并将抗蚀剂21干燥，与图26所示的半导体发光元件1同样地除去与形成焊盘电极120的部分相对应的部分的抗蚀剂21，从而如图36的(b)所示那样在透光性电极109的上表面109c及n接触层104a的暴露面104c上形成包括开口部23a的倒锥型掩模23，该开口部23a具有截面积朝向底面渐渐变宽的内壁形状。另外，如图36的(b)所示，形成在透光性电极109上的掩模23的开口部23a形成在透光性电极109的孔部109a所暴露出的位置。
焊盘形成工序
接着，如图30的(c)所示，与图26所示的半导体发光元件1同样地使用与构成透光性电极109的材料相同的材料，在层叠半导体层20的上表面106c(孔部109a的底面109b)上及n接触层104a的暴露面104c上形成电阻接合层9。
接着，如图36的(d)所示，与图26所示的半导体发光元件1同样地按顺序形成接合层110、金属反射层117和焊接层119。之后，与图26所示的半导体发光元件1同样地剥离掩模23。由此，如图36的(e)所示，形成由金属反射层117和焊接层119构成的焊盘电极120。在本实施方式中，与图26所示的半导体发光元件1同样地也在接合层110、金属反射层117和焊接层119的外周部分别形成膜厚朝向外侧去逐渐变薄的倾斜面110c、117c、119c。
热处理工序
接着，与图26所示的半导体发光元件1同样地进行用于提高电阻接合层9和接合层110的密合性的热处理。
接着，利用以往公知的方法，在透光性电极109的除了俯视时使焊盘电极120的中央部暴露出的区域之外的上表面109c的整个面和n接触层104a的暴露面104c上的整个面形成上表面保护膜10。这样，形成图35所示的包括n型电极128和p型电极111b的半导体发光元件1b。
在图35所示的本实施方式的半导体发光元件1b中，n型电极128和p型电极111b也包括形成在层叠半导体层20的上表面106c或者n接触层104a的暴露面104c上的电阻接合层9、形成在电阻接合层9上的接合层110、覆盖接合层110地形成的焊盘电极120，因此，n型电极128和p型电极111b这两者能够利用接合层110和焊盘电极120得到电阻接合层9和焊盘电极120之间的足够高的接合力。
另外，在图35所示的本实施方式的半导体发光元件1b的制造方法中，制造n型电极128的工序和制造p型电极111b的工序这两个工序也包括进行用于提高电阻接合层9和接合层110的密合性的250℃～700℃的热处理的工序，因此，能够得到与电阻接合层9的密合性优良的接合层110，从而能够得到电阻接合层9和焊盘电极120的接合性优良的半导体发光元件1b。
另外，在本实施方式的半导体发光元件1b中，也与图26所示的半导体发光元件1同样，除了在n型电极128中未设置透光性电极109之外，n型电极128和p型电极111b相同，因此，能够同时形成n型电极128和p型电极111b，能够容易高效率地制造，生产率优良。另外，在图35所示的本实施方式的半导体发光元件1b中，也能够以最佳的条件制造n型电极128和p型电极111b这两者。
实施方式15：灯
图37是表示本发明的灯的一个例子的剖视概略图。如图37所示，本实施方式的灯3是炮弹型，作为半导体发光元件实装有图26所示的本发明的半导体发光元件1。另外，灯3例如将半导体发光元件1和荧光体组合而成，能够利用本领域技术人员众所周知的方法做成本领域技术人员众所周知的构造。另外，公知通过半导体发光元件1和荧光体的组合能够改变发光色，能够不对本发明实施方式的灯有任何限制地采用该技术。
如图37所示，本实施方式的灯3包括利用线33接合于半导体发光元件1的p型电极111的焊盘电极120的框架31、利用线34接合于半导体发光元件1的n型电极108的焊盘电极120的另一个框架32、包围半导体发光元件1的周边地形成的由透明的树脂构成的模制件35。
另外，本实施方式的灯3作为半导体发光元件包括本发明的半导体发光元件，该半导体发光元件包括具有优良的接合性及耐腐蚀性的n型电极108和p型电极111，因此，能够耐腐蚀性优良、成品率较高地进行制造，较为理想。
本实施方式的灯3也可以用于通常用途的炮弹型、便携的背光灯用途的侧视型、显示器所采用的顶视型等任意的用途。
另外，由本发明的半导体发光元件制成的灯3具有上述优良的效果，因此，能够对装入有利用该技术制成的灯的背光灯、便携式电话、显示器、各种面板类、计算机、游戏机、照明等电子仪器、装入有该电子仪器的汽车等机械装置类付与作为产品在使用上的高可靠性。特别是对于背光灯、便携式电话、显示器、游戏机、照明等电池驱动的仪器类，能够提供具有优良的耐腐蚀性、高可靠性的发光元件的产品，较为理想。
下面，根据实施例具体说明本发明。但是，本发明并不仅限定于这些实施例。
实施例
实施方式1～实施方式6的实施例
半导体发光元件的制作
如下那样制造由氮化镓系化合物半导体构成的半导体发光元件(以下为实施例1的半导体发光元件)。
首先，在由蓝宝石构成的基板上隔着由AlN构成的缓冲层形成厚度8μm的由未掺杂GaN构成的基底层。接着，在形成厚度2μm的Si掺杂n型GaN接触层、厚度250nm的n型In0.1Ga0.9N包层之后，将厚度16nm的Si掺杂GaN障壁层及厚度2.5nm的In0.2Ga0.8N阱层层叠5次，最后形成设有障壁层的多量子阱构造的发光层。再按顺序形成厚度10nm的Mg掺杂p型Al0.07Ga0.93N包层、厚度150nm的Mg掺杂p型GaN接触层。
另外，利用MOCVD法，在该技术领域中广为知晓的通常条件下层叠氮化镓系化合物半导体层。
接着，在p型GaN接触层上形成厚度200nm的由ITO构成的透光性电极之后，形成由SiO2构成的保护膜。
并且，按照实施方式1中所示的掩模形成工序形成倒锥型掩模。作为抗蚀剂，采用AZ5200NJ(产品名称：AZ Electronic Materials有限公司制)。
在具有该倒锥型掩模的状态下，蚀刻由SiO2构成的保护膜，使透光性电极的上表面的一部分和n型接触层暴露出之后，利用溅射法形成
Figure BPA00001311113301061
的由Cr构成的接合层。并且，在接合层上形成200nm的由Rh构成的金属反射层、80nm的由Ti构成的阻挡层、200nm的由Au构成的焊接层这3层构造的焊盘电极。之后，使用抗蚀剂剥离液除去倒锥型掩模。n侧电极也做成与上述p侧电极相同的电极层叠构造。
半导体发光元件的评价
对实施例1的半导体发光元件测定正向电压，结果，利用探针通电而产生的电流施加值20mA的正向电压为3.0V。之后，将实施例1的半导体发光元件实装于TO-18罐封装体上而利用测试器计测发光输出，结果，施加电流20mA的发光输出显示19.5mW。另外，能够确认该发光面的发光分布在正极下的整个面发光。
并且，在本实施例中制成的焊盘电极的反射率在460nm的波长区域中为70％。该值使用在形成焊盘电极时放入到同一腔室中的玻璃制的仿真基板，利用分光光度计来测定。
另外，对100000芯片实施了焊接试验(焊接不良数量)，1个芯片也没有发生焊盘剥离。
高温高湿度试验
按照常用方法对芯片实施高温高湿度试验。作为试验方法，将芯片放入到高温高湿器(いす
Figure BPA00001311113301071
製作所(ISUZU)，μ-SERIES)内，在温度85℃、相对湿度85RH％的环境下分别进行了100个芯片数量的发光试验(对芯片的通电量5mA，2000小时)，结果，不良数量为0个。
耐腐蚀性试验
在电流施加值20mA、正向电压3.0V、发光输出19.5mW的发光状态下，将实施例1的半导体发光元件沉入到水槽的水中。在该状态下保持10分钟之后，从水中提起，再次测定发光特性。发光特性与沉入到水中之前几乎没有变化。
实施例2～20
除了以表1所示的材料及厚度形成p型电极之外，与实施例1同样地制造实施例2～20的半导体发光元件。
与实施例1同样地进行评价，得到表2所示的评价结果。
表1
表1
Figure BPA00001311113301081
表2
表2
Figure BPA00001311113301091
比较例1
图12是表示比较例1的半导体发光元件的p型电极的放大剖视图。如图12所示，该半导体发光元件的p型电极201利用由ITO构成的透光性电极109、由Cr构成的接合层210和焊盘电极220构成。
透光性电极109的上表面109c被由SiO2构成的保护膜10覆盖，保护膜10的一部分开口，在暴露出的透光性电极109的上表面109c以均匀的厚度形成接合层210。在接合层210上形成由Al构成的金属反射层217，在金属反射层217上按顺序形成由Ti构成的阻挡层、由Au构成的焊接层219。另外，接合层210、金属反射层217、阻挡层(省略图示)及焊接层219各层的侧面分别与透光性电极109的上表面109c大致垂直。
比较例1的半导体发光元件如下地形成。
首先，与实施例1同样地利用MOCVD法在该技术领域中广为知晓的通常条件下层叠氮化镓系化合物半导体层。
接着，在p型GaN接触层上形成厚度200nm的由ITO构成的透光性电极109。
接着，如图13的(a)所示，在透光性电极109的上表面109c上形成由SiO2构成的保护膜10之后，在保护膜10上涂覆抗蚀剂并将其干燥而形成抗蚀剂部21。
接着，如图13的(b)所示，利用通常的光刻法将与形成焊盘电极的部分相对应的部分的抗蚀剂部21曝光而做成可溶性的抗蚀剂之后，利用规定的显影液将其除去，形成具有与保护膜10的上表面垂直的端面的抗蚀剂部21。
接着，如图13的(c)所示，将残留的抗蚀剂部21作为掩模对保护膜10进行蚀刻，除去与形成焊盘电极的部分相对应的部分的保护膜10，使透光性电极109的上表面109c和n型接触层暴露出。
接着，利用溅射法，以覆盖被暴露出的透光性电极109的上表面109c和抗蚀剂部21的上表面21a的方式形成
Figure BPA00001311113301101
的由Cr构成的接合层210。并且，以覆盖接合层210的方式形成200nm的由Al构成的金属反射层217。并且，如图13的(d)所示，以覆盖金属反射层217的方式形成80nm的由Ti构成的阻挡层(省略图示)，以覆盖上述阻挡层的方式形成200nm的由Au构成的焊接层219。
最后，通过利用抗蚀剂剥离液剥离抗蚀剂部21，从而如图13的(e)所示，形成了在接合层210上层叠由金属反射层217、阻挡层和焊接层219构成的3层构造的焊盘电极220而成的p型电极201。
利用该工序，形成图12所示的构造的p型电极201。另外，n侧电极也做成与上述p侧电极相同的电极层叠构造。
半导体发光元件的评价
对比较例1的半导体发光元件测定正向电压，结果，利用探针通电而产生的电流施加值20mA的正向电压为3.0V。之后，将比较例1的半导体发光元件实装于TO-18罐封装体上而利用测试器计测发光输出，结果，施加电流20mA的发光输出显示20mW。另外，能够确认该发光面的发光分布在正极下的整个面发光。这样，发光特性与实施例1相同。
并且，比较例1的焊盘电极的反射率在460nm的波长区域中为90％。该值使用在形成焊盘电极时放入到同一腔室中的玻璃制的仿真基板，利用分光光度计来测定。
另外，对100000芯片实施了焊接试验(焊接不良数量)，50个芯片产生了焊盘剥离。
高温高湿度试验
与实施例1同样地对芯片实施高温高湿度试验。在温度85℃、相对湿度85RH％的环境下分别进行了100个芯片数量的发光试验(对芯片的通电量5mA，2000小时)，结果，不良数量为65个。
耐腐蚀性试验
与实施例1同样地进行了耐腐蚀性试验。在电流施加值20mA、正向电压3.0V、发光输出20mW的发光状态下，将比较例1的半导体发光元件沉入到水槽的水中。在该状态下仅保持几秒钟就不再发光。
比较例2及比较例3
除了以表1所示的材料及厚度形成p型电极之外，与比较例1同样地制造比较例2及比较例3的半导体发光元件。
与比较例1同样地进行评价，得到表2所示的评价结果。
实施方式7～实施方式11的实施例
实施例21
如下那样制造图14～图16所示的由氮化镓系化合物半导体构成的半导体发光元件。
层叠半导体层的形成
首先，在由蓝宝石构成的基板101上隔着由AlN构成的缓冲层102形成厚度8μm的由不掺杂GaN构成的基底层103。接着，形成厚度2μm的由Si掺杂n型GaN构成的n接触层104a、厚度250nm的由n型In0.1Ga0.9N构成的n包层104b。之后，将厚度16nm的Si掺杂GaN障壁层及厚度2.5nm的In0.2Ga0.8N阱层层叠5次，最后形成设有障壁层的多量子阱构造的发光层105。再按顺序形成厚度10nm的由Mg掺杂p型Al0.07Ga0.93N构成的p包层106a、厚度150nm的由Mg掺杂p型GaN构成的p接触层106b。另外，利用MOCVD法，在该技术领域中广为知晓的通常条件下形成层叠半导体层20。
电极的形成
在这样形成层叠半导体层20之后，利用光刻方法形成图案，蚀刻规定区域的层叠半导体层20的一部分而使n接触层104a的一部分暴露出。接着，利用溅射法在n接触层104a的暴露面104c上依次形成由Ti/Pt/Au构成的n型电极108。
之后，如下所示那样形成p型电极111。首先，在p型GaN接触层106b上形成厚度250nm的由IZO构成的透光性电极109，在透光性电极109上形成厚度100nm的由SiO2构成的透明保护膜10a。
接着，采用AZ5200NJ(产品名称：AZ Electronic Materials有限公司制)作为图像翻转型光致抗蚀剂，在透光性电极109的形成有透明保护膜10a的上表面形成包括开口部23a的倒锥型掩模23，该开口部23a具有截面积朝向底面渐渐变宽的内壁形状。
接着，通过自与透光性电极109的上表面109c垂直的方向进行RIE(反应性离子蚀刻)而除去自掩模23的开口部23a暴露出的透明保护膜10a，形成开口部10d，使透光性电极109的上表面109c自开口部10d暴露出。
接着，通过干蚀刻自掩模23的开口部23a暴露出的透光性电极109，而在透光性电极109的上表面109c上形成深度10nm的接合凹部109a。
接着，利用溅射法，以覆盖透光性电极109的接合凹部109a的方式形成最大膜厚
Figure BPA00001311113301131
的由Cr构成的接合层110。接着，利用溅射法，形成覆盖接合层110且在外周部具有膜厚朝向外侧去逐渐变薄的倾斜面117c的、最大膜厚100nm的由Pt构成的金属反射层117。接着，利用溅射法，形成外周部的形状沿着掩模23的开口部23a的内壁形状形成、覆盖金属反射层117且在外周部120d具有膜厚朝向外侧去逐渐变薄的倾斜面119c的、最大膜厚1100nm的由Au构成的焊接层119。由此，形成由金属反射层117和焊接层119构成的焊盘电极120。
之后，通过浸渍于抗蚀剂剥离液中而将掩模23剥离。接着，形成俯视时使焊盘电极120的中央部暴露出的大致环状的形状的、横跨在作为焊盘电极120的外缘部(轮廓线)和透明保护膜10a的接合处的部分地覆盖焊盘电极120的外缘部的、宽度5μm、最大厚度100nm的由SiO2构成的缘部保护膜10b。这样，得到图14～图16所示的包括p型电极111的实施例21的半导体发光元件1。
比较例4
除了未形成缘部保护膜10b、在透光性电极109的上表面109c未形成接合凹部109a、接合层210、构成焊盘电极220的金属反射层217及焊接层219的侧面与透光性电极109的上表面109c大致垂直之外，制造与实施例21的半导体发光元件1相同的图25所示的半导体发光元件。
半导体发光元件的评价
对实施例21及比较例4的半导体发光元件测定正向电压。结果，实施例21及比较例4的利用探针通电而产生的电流施加值20mA的正向电压均为3.0V。
之后，将实施例21及比较例4的半导体发光元件实装于TO-18罐封装体上而利用测试器计测发光输出。结果，实施例21及比较例4的施加电流20mA的发光输出均显示20mW。另外，能够确认实施例21及比较例4的发光面的发光分布均在正极下的整个面发光。
并且，测定在实施例21及比较例4中制成的焊盘电极的反射率，结果，在460nm的波长区域中为80％。反射率的测定利用分光光度计对在与形成焊盘电极时放入到腔室中的玻璃制的仿真基板上形成的焊盘电极相同的薄膜进行测定。
另外，对实施例21及比较例4的半导体发光元件(芯片)进行了焊接试验。结果，在实施例21中，100000个芯片中出现焊盘剥离(焊接不良)的一个也没有。相对于此，在比较例4中，100000个芯片中有3个芯片出现了焊盘剥离(焊接不良)。
芯片的高温高湿度试验
将实施例21及比较例4的半导体发光元件(芯片)放入到高温高湿器(いす
Figure BPA00001311113301151
製作所，μ-SERIES)内，在温度85℃、相对湿度85RH％的环境下分别进行了100个芯片的发光试验(对芯片的通电量5mA，2000小时)。结果，实施例21的不良数量为0个，比较例4的不良数量为20个。
耐腐蚀性试验
在电流施加值20mA、正向电压3.0V、发光输出20mW的发光状态下，将实施例21及比较例4的半导体发光元件沉入到水槽的水中。
在实施例21中，在将半导体发光元件沉入到水槽的水中的状态下保持10分钟之后，从水中提起，再次测定发光特性。结果，在实施例21中，发光特性在沉入到水中之前和沉入到水中之后几乎没有变化。
相对于此，在比较例4中，在将半导体发光元件沉入到水槽的水中的状态下仅保持几秒钟就不再发光。
实施例22～41
除了以表3所示的材料及厚度形成p型电极之外，与实施例21同样地制造实施例22～41的半导体发光元件。
与实施例21同样地进行评价，得到表4所示的评价结果。
比较例5～7
除了以表3所示的材料及厚度形成p型电极之外，与比较例4同样地制造比较例5～7的半导体发光元件。
与比较例4同样地进行评价，得到表4所示的评价结果。
表3
表3
Figure BPA00001311113301161
表4
表4
实施方式12～实施方式14的实施例
实施例42
如下那样制造p型电极(电阻接合层、接合层、焊盘电极(金属反射层、阻挡层、焊接层)及n型电极是表5所示的构造的、图26～图28所示的由氮化镓系化合物半导体构成的半导体发光元件。
表5
Figure BPA00001311113301181
层叠半导体层的形成
首先，在由蓝宝石构成的基板101上隔着由AlN构成的缓冲层102形成厚度8μm的由不掺杂GaN构成的基底层103。接着，形成厚度2μm的由Si掺杂n型GaN构成的n接触层104a、厚度250nm的由n型In0.1Ga0.9N构成的n包层104b。之后，将厚度16nm的Si掺杂GaN障壁层及厚度2.5nm的In0.2Ga0.8N阱层层叠5次，最后形成设有障壁层的多量子阱构造的发光层105。再按顺序形成厚度10nm的由Mg掺杂p型Al0.07Ga0.93N构成的p包层106a、厚度150nm的由Mg掺杂p型GaN构成的p接触层106b。另外，利用MOCVD法，在该技术领域中广为知晓的通常条件下形成层叠半导体层20。
电极的形成
在这样形成层叠半导体层20之后，利用光刻方法形成图案，蚀刻规定区域的层叠半导体层20的一部分而使n接触层104a的一部分暴露出。
接着，在p型GaN接触层106b上形成厚度250nm的由IZO构成的透光性电极109，在透光性电极109上及n接触层104a的暴露面104c上形成厚度100nm的由SiO2构成的保护膜10a。
接着，通过自与透光性电极109的上表面109c垂直的方向进行RIE(反应性离子蚀刻)而除去保护膜10a，形成开口部10d，使透光性电极109的上表面109c及n接触层104a的暴露面104c自开口部10d暴露出。
接着，通过干蚀刻透光性电极109而形成孔部109a。之后，在氮气氛中、在650℃的温度下进行热处理，使构成透光性电极109的非晶形状态的IZO膜结晶化。
接着，采用AZ5200NJ(产品名称：AZ Electronic Materials有限公司制)作为图像翻转型光致抗蚀剂，在形成有保护膜10a的透光性电极109的上表面及n接触层104a的暴露面104c上形成包括开口部23a的倒锥型掩模23，该开口部23a具有截面积朝向底面渐渐变宽的内壁形状。此时，形成在透光性电极109上的掩模23的开口部23a形成在透光性电极109的孔部109a自开口部23a暴露出的位置。
焊盘形成工序
接着，利用溅射法，以连续地覆盖透光性电极109的孔部109a的底面109b上或者n接触层104a的暴露面104c上、透光性电极109的孔部109a的内壁109d和保护膜10a的开口部10d的端部10c的方式形成膜厚100nm的由IZO构成的电阻接合层9。接着，以连续地覆盖电阻接合层9上和保护膜10a的开口部10d的端部10c的方式形成最大膜厚10nm的由Cr构成的接合层110。接着，利用溅射法，形成覆盖接合层110且在外周部具有膜厚朝向外侧去逐渐变薄的倾斜面117c的、最大膜厚100nm的由Pt构成的金属反射层117。接着，利用溅射法，形成外周部的形状沿着掩模23的开口部23a的内壁形状形成、覆盖金属反射层117且在外周部120d具有膜厚朝向外侧去逐渐变薄的倾斜面119c的、最大膜厚1100nm的由Au构成的焊接层119。由此，形成由金属反射层117和焊接层119构成的焊盘电极120。
之后，通过浸渍于抗蚀剂剥离液中而将掩模23剥离。
热处理工序
接着，为了提高电阻接合层9和接合层110的密合性，在氮气氛中、在360℃的温度下进行热处理。
另外，即使不加入该热处理工序，也能够提高电阻接合层9和接合层110的密合性。
接着，在除了俯视时使焊盘电极120的中央部暴露出的区域之外的整个区域中形成最大厚度250nm的由SiO2构成的缘部保护膜10b。
这样，得到了图26～图28所示的包括p型电极111的实施例42的半导体发光元件1。
实施例43～59
除了将p型电极(电阻接合层、接合层、焊盘电极(金属反射层、阻挡层、焊接层)、及n型电极做成表5所示的构造之外，制造与实施例42的半导体发光元件1相同的实施例43～59的半导体发光元件。
比较例8
除了下述不同之外，与实施例42的半导体发光元件1同样地制造比较例8的半导体发光元件，上述不同为：在形成透光性电极109之前利用溅射法在n接触层104a的暴露面104c自该面形成由Ti/Au构成的n型电极108；在p型电极111上(1)不具有开口部(透光性电极的上表面平坦)；(2)不具有电阻接合层；(3)接合层110、焊盘电极120的侧面与透光性电极109的上表面109c大致垂直、使热处理温度为275℃；(4)未形成缘部保护膜10b。
半导体发光元件的评价
对实施例42～59及比较例8的半导体发光元件测定利用探针通电而产生的电流施加值20mA的正向电压。其结果表示于表6中。
如表6所示，实施例42～59的正向电压为3.0V或3.1V，比较例8的正向电压为3.0V。
表6
Figure BPA00001311113301221
之后，将实施例42～59及比较例8的半导体发光元件实装于TO-18罐封装体上而利用测试器计测发光输出，其结果表示于表6中。
如表6所示，实施例42～59的发光输出为19.5～23mW的范围，比较例8的发光输出显示21mW。
并且，对在实施例42～59及比较例8中制成的焊盘电极测定反射率。反射率的测定利用分光光度计对在与形成焊盘电极时放入到腔室中的玻璃制的仿真基板上形成的焊盘电极相同的薄膜在460nm的波长区域中进行测定。其结果表示于表6中。
另外，对实施例42～59及比较例8的半导体发光元件(芯片)进行了焊接试验。其结果表示于表6中。
如表6所示，在实施例42、44、47、51～59中，100000个芯片中出现焊盘剥离(焊接不良)的数量为零。另外，在其他的实施例中焊接不良数量也在5个以下，非常少。相对于此，在比较例8中，100000个芯片中焊接不良数量为30个。
芯片的高温高湿度试验
将实施例42～59及比较例8的半导体发光元件(芯片)放入到高温高湿器(いす製作所，μ-SERIES)内，在温度85℃、相对湿度85RH％的环境下分别进行了100个芯片数量的发光试验(对芯片的通电量5mA，2000小时)，其结果表示于表6中。
如表6所示，在实施例48、49、53～59中，100个的不良数量为零。另外，在其他的实施例中不良数量也在5个以下，非常少。相对于此，在比较例8中，100个芯片中不良数量为20。
耐腐蚀性试验
在电流施加值20mA、正向电压3.0V、发光输出20mW的发光状态下，将实施例42～59及比较例8的半导体发光元件沉入到水槽的水中，在将半导体发光元件沉入到水槽的水中状态下保持10分钟之后，从水中提起，再次测定发光特性。其结果表示于表6中。
如表6所示，在实施例48、49、53～59中，100个的不良数量为零。另外，在其他的实施例中不良数量也在10个以下，非常少。相对于此，在比较例8中，100个芯片中不良数量为40。
实施例60
按照与日本特开2007-194401号公报的记载相同的方法，能够制作搭载有实施例1～59中制造的半导体发光元件的灯(包装)。另外，作为电子仪器、机械装置的一个例子，能够制造装入有该灯的背光灯。
工业实用性
本发明涉及半导体发光元件、其电极及制造方法以及灯，特别是能在制造利用包括提高了接合性及耐腐蚀性的电极的半导体发光元件、其电极及制造方法以及灯的产业中利用。
附图标记说明
1、2、1a、1b、半导体发光元件；3、灯；9、电阻接合层；10、10a、保护膜(透明保护膜)；10b、缘部保护膜；10c、端部；10d、开口部；11、保护膜；20、层叠半导体层；21、不溶性抗蚀剂部(抗蚀剂部)；22、可溶性抗蚀剂部(可溶部)；23、由交联高分子构成的硬化部(掩模)；23a、开口部；25、掩模；31、32、框架；33、34、焊线(线)；35、模制件；101、基板；102、缓冲层；103、基底层；104、n型半导体层；104a、n接触层；104b、n包层；104c、暴露面(半导体层暴露面)；105、发光层；105a、障壁层；105b、阱层；106、p型半导体层；106a、p包层；106b、p接触层；106c、上表面；108、118、128、n型电极(另一个电极)；108c、倾斜面；108d、外周部；109、透光性电极；109a、接合凹部(孔部)；109b、底面；109c、上表面；109d、内壁；110、接合层；110c、倾斜面；110d、外周部；111、111a、111b、112、p型电极(一个电极)；117、金属反射层；117c、倾斜面；119、焊接层；119c、倾斜面；120、焊盘电极；120d、外周部；130、接合层；130c、倾斜面；130d、外周部；201、p型电极；217、金属反射层；219、焊接层；220、焊盘电极。

Claims (33)

1.一种半导体发光元件，该半导体发光元件包括基板、包含形成在上述基板上而成的发光层的层叠半导体层、形成在上述层叠半导体层的上表面的一个电极、形成在将上述层叠半导体层的一部分切掉而成的半导体层暴露面上的另一个电极，其特征在于，
上述一个电极或者上述另一个电极中的至少任一个由接合层和覆盖上述接合层地形成的焊盘电极构成；
上述焊盘电极的最大厚度形成得大于上述接合层的最大厚度，且由一个或两个以上的层构成；
在上述接合层和上述焊盘电极的外周部分别形成有膜厚朝向外周侧去逐渐变薄的倾斜面。
2.根据权利要求1所述的半导体发光元件，其特征在于，
在上述一个电极与上述层叠半导体层的上表面之间或者上述另一个电极与上述半导体层暴露面之间形成有透光性电极。
3.根据权利要求2所述的半导体发光元件，其特征在于，
在上述透光性电极的上表面还具有接合凹部，上述接合层以覆盖上述接合凹部的方式形成。
4.根据权利要求1所述的半导体发光元件，其特征在于，
该半导体发光元件还具有形成在上述层叠半导体层的上表面或者上述半导体层暴露面上的电阻接合层，上述接合层形成在上述电阻接合层上。
5.根据权利要求1～4中任一项所述的半导体发光元件，其特征在于，
上述接合层利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成。
6.根据权利要求5所述的半导体发光元件，其特征在于，
上述接合层是最大厚度为
Figure FPA00001311113200021
的范围的薄膜。
7.根据权利要求6所述的半导体发光元件，其特征在于，
上述接合层是最大厚度为
Figure FPA00001311113200022
的范围的薄膜。
8.根据权利要求1～7中任一项所述的半导体发光元件，其特征在于，
焊盘电极利用由Au、Al或者含有这些金属中的任一种的合金构成的焊接层构成。
9.根据权利要求8所述的半导体发光元件，其特征在于，
上述焊盘电极层是最大厚度为50nm～2000nm的范围的薄膜。
10.根据权利要求1～8中任一项所述的半导体发光元件，其特征在于，
焊盘电极由覆盖上述接合层地形成的金属反射层和覆盖上述金属反射层地形成的焊接层构成；
上述金属反射层由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中的任一种或者包含这些金属中的任一种的合金构成。
11.根据权利要求10所述的半导体发光元件，其特征在于，
上述金属反射层是最大厚度为20nm～3000nm的范围的薄膜。
12.根据权利要求2、3、5～11中任一项所述的半导体发光元件，其特征在于，
上述透光性电极利用由导电性氧化物、硫化锌和硫化铬中的任一种构成的透光性的导电性材料构成，上述导电性氧化物含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni中的任一种。
13.根据权利要求4～11中任一项所述的半导体发光元件，其特征在于，
上述电阻接合层利用从导电性氧化物、硫化锌和硫化铬中的任一种构成的透光性的导电性材料构成，上述导电性氧化物含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni中的任一种。
14.根据权利要求3或5～12中任一项所述的半导体发光元件，其特征在于，
该半导体发光元件形成有覆盖上述焊盘电极的外缘部且使上述焊盘电极上的一部分暴露出的缘部保护膜。
15.根据权利要求5～12中任一项所述的半导体发光元件，其特征在于，
以覆盖上述透光性电极的上表面中的未形成上述接合凹部的区域的方式形成透明保护膜；
上述接合层的外缘部和上述焊盘电极的外缘部配置在上述透明保护膜上。
16.根据权利要求1～15中任一项所述的半导体发光元件，其特征在于，
上述层叠半导体层从上述基板侧起按顺序层叠n型半导体层、发光层、p型半导体层而成，上述发光层是多量子阱构造。
17.根据权利要求1～16中任一项所述的半导体发光元件，其特征在于，
上述层叠半导体层构成为以氮化镓系半导体为主体。
18.一种灯，其特征在于，该灯包括权利要求1～17中任一项所述的半导体发光元件、配置有上述半导体发光元件并与上述半导体发光元件的一个电极引线接合的第1框架、与上述半导体发光元件的另一个电极引线接合的第2框架、包围上述半导体发光元件地形成的模制件。
19.一种半导体发光元件用的电极，该半导体发光元件包括基板、包含形成在上述基板上而成的发光层的层叠半导体层、形成在上述层叠半导体层的上表面的一个电极、形成在将上述层叠半导体层的一部分切掉而成的半导体层暴露面上的另一个电极，其特征在于，
上述一个电极和上述另一个电极中的至少任一个由接合层和覆盖上述接合层地形成的焊盘电极构成；
上述焊盘电极的最大厚度形成得大于上述接合层的最大厚度，且由一个或两个以上的层构成；
在上述接合层和上述焊盘电极的外周部分别形成有膜厚朝向外周侧去逐渐变薄的倾斜面。
20.根据权利要求19所述的半导体发光元件用的电极，其特征在于，
上述接合层利用从由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni构成的组中选出的至少一种元素构成，是最大厚度为
Figure FPA00001311113200041
的范围的薄膜。
21.根据权利要求9或20所述的半导体发光元件用的电极，其特征在于，
上述焊盘电极利用由Au、Al或者含有这些金属中的任一种的合金构成的焊接层构成，上述焊接层是最大厚度为50nm～2000nm的范围的薄膜。
22.根据权利要求19～21中任一项所述的半导体发光元件用的电极，其特征在于，
上述焊盘电极由覆盖上述接合层地形成的金属反射层和覆盖上述金属反射层地形成的焊接层构成；
上述金属反射层由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中的任一种或者包含这些金属中的任一种的合金构成，是最大厚度为20nm～3000nm的范围的薄膜。
23.根据权利要求19～21中任一项所述的半导体发光元件用的电极，其特征在于，
在上述一个电极与上述层叠半导体层的上表面之间或者上述另一个电极与上述半导体层暴露面之间形成有透光性电极；
上述透光性电极利用由导电性氧化物、硫化锌和硫化铬中的任一种构成的透光性的导电性材料构成，上述导电性氧化物含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni中的任一种。
24.一种半导体发光元件的制造方法，该制造方法包括：
在基板上形成包含发光层的层叠半导体层的工序；
切掉上述层叠半导体层的一部分而形成半导体层暴露面的工序；
在上述层叠半导体层的上表面和上述半导体层暴露面上形成一个电极和另一个电极的电极形成工序，其特征在于，
上述电极形成工序是这样的工序：在上述层叠半导体层的上表面或者上述半导体层暴露面中的至少任一个面上形成倒锥型掩模的掩模形成工序之后，在上述层叠半导体层的上表面或者上述半导体层暴露面上形成接合层，之后，以覆盖上述接合层的方式形成最大厚度大于上述接合层的最大厚度的焊盘电极，从而形成一个电极或者另一个电极。
25.根据权利要求24所述的半导体发光元件的制造方法，其特征在于，
在上述电极形成工序之前，具有在上述层叠半导体层的上表面或者上述半导体层暴露面上形成透光性电极的工序。
26.根据权利要求24或25所述的半导体发光元件的制造方法，其特征在于，
上述电极形成工序是这样的工序：在形成上述倒锥型掩模和上述接合层之后，以覆盖上述接合层的方式形成最大厚度大于上述接合层的最大厚度的金属反射层，之后，以覆盖上述金属反射层的方式形成最大厚度大于上述金属反射层的最大厚度的焊接层，从而形成一个电极或者另一个电极。
27.根据权利要求24～26中任一项所述的半导体发光元件的制造方法，其特征在于，
上述电极形成工序中的上述接合层、上述金属反射层及上述焊接层的形成通过溅射法进行。
28.根据权利要求24～27中任一项所述的半导体发光元件的制造方法，其特征在于，
在上述掩模形成工序之前，具有在上述透光性电极的上表面及上述层叠半导体层的上表面上形成保护膜或者在上述半导体层暴露面上形成保护膜的工序。
29.一种半导体发光元件的制造方法，该半导体发光元件包括基板、包含形成在上述基板上的发光层的层叠半导体层、形成在上述层叠半导体层的上表面的一个电极、形成在将上述层叠半导体层的一部分切掉而成的半导体层暴露面上的另一个电极，其特征在于，
制造上述一个电极和上述另一个电极中的至少任一个的工序包括以下工序：
形成透光性电极；
在上述透光性电极的上表面形成包括开口部的掩模，该开口部具有截面积朝向底面渐渐变宽的内壁形状；
通过蚀刻上述透光性电极的自上述开口部暴露出的上表面而形成接合凹部；
以覆盖上述接合凹部的方式形成接合层；
通过沿着上述开口部的内壁形状形成外周部的形状，而形成覆盖上述接合层且在外周部具有膜厚朝向外侧去逐渐变薄的倾斜面的焊盘电极；
除去上述掩模。
30.一种半导体发光元件的制造方法，该制造方法包括：
在基板上形成包含发光层的层叠半导体层的工序；
在上述层叠半导体层的上表面形成一个电极的工序；
切掉上述层叠半导体层的一部分而形成半导体层暴露面，在上述半导体层暴露面上形成另一个电极的工序，其特征在于，
制造上述一个电极的工序和制造上述另一个电极的工序这两个工序包括以下工序：
焊盘形成工序，在上述层叠半导体层的上表面或者上述半导体层暴露面上形成电阻接合层，在上述电阻接合层上形成接合层，以覆盖上述接合层的方式形成焊盘电极；
热处理工序，在80℃～700℃的温度下进行用于提高上述电阻接合层和上述接合层的密合性的热处理。
31.根据权利要求30所述的半导体发光元件的制造方法，其特征在于，
同时进行制造上述一个电极的工序和制造上述另一个电极的工序中的上述焊盘形成工序和上述热处理工序。
32.一种电子仪器，其装入有权利要求18所述的灯。
33.一种机械装置，其装入有权利要求31所述的电子仪器。
CN200980131958.1A 2008-06-16 2009-06-16 半导体发光元件、其电极及制造方法以及灯 Active CN102124574B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2008157248 2008-06-16
JP2008-157248 2008-06-16
JP2008-199802 2008-08-01
JP2008199802A JP5178383B2 (ja) 2008-08-01 2008-08-01 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP2008228133A JP2010062425A (ja) 2008-09-05 2008-09-05 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP2008-228133 2008-09-05
JP2009-133177 2009-06-02
JP2009133177A JP5515431B2 (ja) 2008-06-16 2009-06-02 半導体発光素子、その電極並びに製造方法及びランプ
PCT/JP2009/060926 WO2009154191A1 (ja) 2008-06-16 2009-06-16 半導体発光素子、その電極並びに製造方法及びランプ

Publications (2)

Publication Number Publication Date
CN102124574A true CN102124574A (zh) 2011-07-13
CN102124574B CN102124574B (zh) 2013-07-17

Family

ID=43878607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980131958.1A Active CN102124574B (zh) 2008-06-16 2009-06-16 半导体发光元件、其电极及制造方法以及灯

Country Status (3)

Country Link
US (1) US8569735B2 (zh)
CN (1) CN102124574B (zh)
TW (1) TWI412159B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208573A (zh) * 2012-01-13 2013-07-17 夏普株式会社 半导体发光元件及电极成膜方法
CN103489987A (zh) * 2012-06-08 2014-01-01 丰田合成株式会社 发光装置的制造方法
CN105493627A (zh) * 2013-08-28 2016-04-13 夏普株式会社 电致发光装置及其制造方法
CN106415871A (zh) * 2014-05-28 2017-02-15 欧司朗光电半导体有限公司 用于半导体器件的电接触结构和半导体器件
CN111509111A (zh) * 2014-11-18 2020-08-07 首尔半导体株式会社 发光装置及包括该发光装置的车灯

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US9293656B2 (en) 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
WO2010113237A1 (ja) 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US9318874B2 (en) * 2009-06-03 2016-04-19 Nichia Corporation Semiconductor device and method of manufacturing semiconductor device
JP5776021B2 (ja) 2010-04-02 2015-09-09 パナソニックＩｐマネジメント株式会社 窒化物系半導体素子及び光源
TW201210074A (en) 2010-08-20 2012-03-01 Chi Mei Lighting Tech Corp Light-emitting diode structure and method for manufacturing the same
KR101259482B1 (ko) * 2010-09-24 2013-05-06 서울옵토디바이스주식회사 고효율 발광다이오드
JP5780242B2 (ja) * 2010-12-08 2015-09-16 日亜化学工業株式会社 窒化物系半導体発光素子
KR101179606B1 (ko) * 2011-03-03 2012-09-05 주식회사 세미콘라이트 반도체 발광소자
CN103563104B (zh) * 2011-05-25 2016-08-31 欧司朗光电半导体有限公司 光电子半导体芯片
JP5949294B2 (ja) * 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
JP6011108B2 (ja) * 2011-09-27 2016-10-19 日亜化学工業株式会社 半導体素子
JPWO2013051326A1 (ja) * 2011-10-05 2015-03-30 シャープ株式会社 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
JP5857786B2 (ja) * 2012-02-21 2016-02-10 日亜化学工業株式会社 半導体発光素子の製造方法
TWI572054B (zh) 2012-03-16 2017-02-21 晶元光電股份有限公司 高亮度發光二極體結構與其製造方法
KR101913387B1 (ko) * 2012-03-23 2018-10-30 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
JP5768759B2 (ja) * 2012-04-27 2015-08-26 豊田合成株式会社 半導体発光素子
JP5915504B2 (ja) * 2012-11-06 2016-05-11 日亜化学工業株式会社 半導体発光素子
FR3000294B1 (fr) * 2012-12-21 2016-03-04 Aledia Support fonctionnel comprenant des nanofils et des nano-empreintes et procede de fabrication dudit support
KR102070088B1 (ko) * 2013-06-17 2020-01-29 삼성전자주식회사 반도체 발광소자
CN105378951B (zh) * 2013-07-18 2019-11-05 亮锐控股有限公司 高度反射倒装芯片led管芯
JP6136701B2 (ja) * 2013-07-24 2017-05-31 日亜化学工業株式会社 発光装置
DE102014112750A1 (de) * 2014-09-04 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
TWI548123B (zh) 2014-12-03 2016-09-01 隆達電子股份有限公司 發光二極體結構
JP6217711B2 (ja) * 2015-08-21 2017-10-25 日亜化学工業株式会社 発光装置の製造方法
JP6607771B2 (ja) * 2015-12-03 2019-11-20 ローム株式会社 半導体装置
TWI688121B (zh) 2018-08-24 2020-03-11 隆達電子股份有限公司 發光二極體結構
US20220123177A1 (en) * 2019-01-22 2022-04-21 Dowa Electronics Materials Co., Ltd. Method of producing reflective electrode for deep ultraviolet light-emitting element, method of producing deep ultraviolet light-emitting element, and deep ultraviolet light-emitting element
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
JP6837593B1 (ja) * 2020-08-07 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN115394762B (zh) * 2022-05-17 2024-07-09 诺视科技(苏州)有限公司 一种具有透明衬底的像素级分立器件及其制作方法
TWI842490B (zh) * 2023-04-24 2024-05-11 友達光電股份有限公司 發光元件基板及顯示裝置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111422A (ja) 1990-08-31 1992-04-13 Fujitsu Ltd 半導体装置の製造方法
JP2803742B2 (ja) 1993-04-28 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその電極形成方法
EP0622858B2 (en) 1993-04-28 2004-09-29 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device and method of producing the same
JP3710573B2 (ja) 1996-09-30 2005-10-26 シャープ株式会社 窒化ガリウム系化合物半導体発光素子の電極構造
JP3625377B2 (ja) 1998-05-25 2005-03-02 ローム株式会社 半導体発光素子
JP3449535B2 (ja) * 1999-04-22 2003-09-22 ソニー株式会社 半導体素子の製造方法
JP2004006498A (ja) * 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
TWI243488B (en) 2003-02-26 2005-11-11 Osram Opto Semiconductors Gmbh Electrical contact-area for optoelectronic semiconductor-chip and its production method
JP4889193B2 (ja) 2003-07-23 2012-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP4438422B2 (ja) 2004-01-20 2010-03-24 日亜化学工業株式会社 半導体発光素子
CN100590898C (zh) 2004-07-29 2010-02-17 昭和电工株式会社 用于半导体发光器件的正电极
JP2006066903A (ja) 2004-07-29 2006-03-09 Showa Denko Kk 半導体発光素子用正極
JP2006114886A (ja) 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
JP4254681B2 (ja) 2004-09-30 2009-04-15 豊田合成株式会社 電極形成方法
JP5138873B2 (ja) 2005-05-19 2013-02-06 日亜化学工業株式会社 窒化物半導体素子
JP2008544540A (ja) * 2005-06-22 2008-12-04 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP2007194401A (ja) 2006-01-19 2007-08-02 Showa Denko Kk 化合物半導体発光素子を用いたｌｅｄパッケージ
JP2008041866A (ja) * 2006-08-04 2008-02-21 Nichia Chem Ind Ltd 窒化物半導体素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208573A (zh) * 2012-01-13 2013-07-17 夏普株式会社 半导体发光元件及电极成膜方法
CN103208573B (zh) * 2012-01-13 2016-02-10 夏普株式会社 半导体发光元件及电极成膜方法
CN103489987A (zh) * 2012-06-08 2014-01-01 丰田合成株式会社 发光装置的制造方法
CN103489987B (zh) * 2012-06-08 2016-02-17 丰田合成株式会社 发光装置的制造方法
CN105493627A (zh) * 2013-08-28 2016-04-13 夏普株式会社 电致发光装置及其制造方法
US9843013B2 (en) 2013-08-28 2017-12-12 Sharp Kabushiki Kaisha Electroluminescent device and method for manufacturing same
CN106415871A (zh) * 2014-05-28 2017-02-15 欧司朗光电半导体有限公司 用于半导体器件的电接触结构和半导体器件
CN106415871B (zh) * 2014-05-28 2018-12-07 欧司朗光电半导体有限公司 用于半导体器件的电接触结构和半导体器件
CN111509111A (zh) * 2014-11-18 2020-08-07 首尔半导体株式会社 发光装置及包括该发光装置的车灯

Also Published As

Publication number Publication date
TWI412159B (zh) 2013-10-11
CN102124574B (zh) 2013-07-17
TW201017930A (en) 2010-05-01
US20110089401A1 (en) 2011-04-21
US8569735B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
CN102124574B (zh) 半导体发光元件、其电极及制造方法以及灯
TWI453955B (zh) 半導體發光元件及半導體發光元件之製造方法、燈
CN100590898C (zh) 用于半导体发光器件的正电极
TWI429107B (zh) 半導體發光元件、其製造方法、燈、照明裝置、電子機器及機械裝置
US20110018022A1 (en) Semiconductor light-emitting device and method for manufacturing the same
US8748903B2 (en) Semiconductor light emitting element and method for manufacturing semiconductor light emitting element
JP3009095B2 (ja) 窒化物半導体発光素子
CN101405879B (zh) 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件以及使用该发光元件的灯
CN102246326B (zh) 半导体发光元件
TW201044638A (en) Semiconductor light emitting element and method for producing semiconductor light emitting element
CN101421854A (zh) 半导体发光元件的制造方法、半导体发光元件和具备该元件的灯
CN101421856A (zh) 半导体发光元件、半导体发光元件的制造方法以及灯
CN101523626A (zh) 化合物半导体发光元件和其制造方法
JP2010267797A (ja) 半導体発光素子、ランプ、照明装置、電子機器及び電極
JP5178383B2 (ja) 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP2005191521A (ja) フリップチップ用窒化物半導体発光素子及びその製造方法
JP2010062425A (ja) 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP5515431B2 (ja) 半導体発光素子、その電極並びに製造方法及びランプ
JP5323468B2 (ja) 半導体発光素子の製造方法、電極構造の製造方法、半導体発光素子、電極構造
WO2009154191A1 (ja) 半導体発光素子、その電極並びに製造方法及びランプ
JP2011124296A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130301

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130301

Address after: Aichi

Applicant after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Showa Denko K. K.

C14 Grant of patent or utility model
GR01 Patent grant