Nothing Special   »   [go: up one dir, main page]

CN102113425A - 刚挠性电路板以及电子设备 - Google Patents

刚挠性电路板以及电子设备 Download PDF

Info

Publication number
CN102113425A
CN102113425A CN2008801306835A CN200880130683A CN102113425A CN 102113425 A CN102113425 A CN 102113425A CN 2008801306835 A CN2008801306835 A CN 2008801306835A CN 200880130683 A CN200880130683 A CN 200880130683A CN 102113425 A CN102113425 A CN 102113425A
Authority
CN
China
Prior art keywords
mentioned
wiring board
flex
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2008801306835A
Other languages
English (en)
Other versions
CN102113425B (zh
Inventor
匂坂克己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102113425A publication Critical patent/CN102113425A/zh
Application granted granted Critical
Publication of CN102113425B publication Critical patent/CN102113425B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/052—Branched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09109—Locally detached layers, e.g. in multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10265—Metallic coils or springs, e.g. as part of a connection element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种刚挠性电路板以及电子设备，刚挠性电路板(10)具备刚性印刷电路板(11、12)以及具有挠性基材的挠性印刷电路板(13)，挠性印刷电路板(13)在挠性基材上具有第一导体，刚性印刷电路板(11、12)具有第二导体，第一导体与第二导体进行电连接。并且，挠性印刷电路板(13)与刚性印刷电路板(11、12)相连接。并且，挠性印刷电路板(13)从其连接部位起被延伸设置于相对于刚性印刷电路板(11、12)的外形的边具有锐角或者钝角的角度(θ11、θ12、θ21、θ22)的方向。

Description

刚挠性电路板以及电子设备
技术领域
本发明涉及一种一部分由挠性基板构成的可弯曲的刚挠性电路板以及使用了该刚挠性电路板的电子设备。
背景技术
已知在以往的电子设备中，安装有电子部件的刚性基板被密封到任意的封装(PKG)内，例如通过销连接、焊锡连接而被安装到母板上。例如在专利文献1中公开了一种使安装于母板上的多个刚性基板相互电连接的结构。详细地说，如图40所述，在安装于母板1000上的各刚性基板1001、1002的表面上设置连接器1004a、1004b。并且，利用连接器1004a、1004b来连接挠性基板1003。这样，通过挠性基板1003使这些刚性基板1001、1002以及安装于这些刚性基板1001、1002的表面上的电子部件1005a、1005b相互电连接。该结构被称为空中高速公路结构((mid-air highway structure)。
专利文献1：日本国特许公开2004-186375号公报
在专利文献1所述的刚挠性电路板中，挠性基板连接在刚性基板的一边上。并且，刚性基板的一边与挠性基板正交。因此，即使要将挠性基板的宽度扩大，也受到刚性基板的大小的限制。即，挠性基板的最大宽度也仅能为与刚性基板的一边的长度相同的宽度。
发明内容
本发明是鉴于上述情形而完成的，目的在于提供一种能够确保挠性基板的宽度较宽的刚挠性电路板以及电子设备。另外，本发明的另一目的在于抑制信号延迟。
本发明的第一技术方案的刚挠性电路板包括刚性印刷电路板以及具有挠性基材的挠性印刷电路板，其特征在于，在上述挠性印刷电路板的上述挠性基材上具有第一导体，上述刚性印刷电路板具有第二导体，上述第一导体与上述第二导体电连接，上述挠性印刷电路板与上述刚性印刷电路板相连接，上述挠性印刷电路板从该连接部位向相对于上述刚性印刷电路板的外形的边具有锐角或者钝角的角度的方向延伸设置。
本发明的第二技术方案的刚挠性电路板包括刚性印刷电路板以及具有挠性基材的挠性印刷电路板，其特征在于，在上述挠性印刷电路板的上述挠性基材上具有第一导体，上述刚性印刷电路板具有第二导体，上述刚性印刷电路板具有由上述第二导体构成的端子，另外，上述挠性印刷电路板具有上述第一导体，并且在上述刚性印刷电路板的至少相邻的两个边上连接有上述挠性印刷电路板，上述第一导体与上述端子电连接。
本发明的第三技术方案的电子设备的特征在于，利用板连接端子将上述刚挠性电路板安装于母板。
根据本发明，能够提供一种能够确保挠性基板的宽度较宽的刚挠性电路板以及电子设备。另外，将挠性印刷电路板配置成相对于刚性印刷电路板倾斜，实现缩短信号路径，由此能够抑制信号延迟。
附图说明
图1是本发明的一个实施方式的刚挠性电路板的俯视图。
图2是图1的A1-A1剖视图。
图3A是表示本发明的一个实施方式的刚挠性电路板的布局例的图。
图3B是表示用于比较的布局例的图。
图4是挠性印刷电路板的剖视图。
图5是刚挠性电路板的剖视图。
图6是图5的局部放大图。
图7是用于说明从多个产品共用的薄片切割出挠性印刷电路板的工序的图。
图8是用于说明从多个产品共用的薄片切割出第一和第二绝缘层的工序的图。
图9是用于说明从多个产品共用的薄片切割出隔板的工序的图。
图10是用于说明制作刚性印刷电路板的芯的工序的图。
图11A是用于说明形成第一层的工序的图。
图11B是用于说明形成第一层的工序的图。
图11C是用于说明形成第一层的工序的图。
图11D是用于说明形成第一层的工序的图。
图11E是用于说明形成第一层的工序的图。
图11F是用于说明形成第一层的工序的图。
图12A是用于说明形成第二层的工序的图。
图12B是用于说明形成第二层的工序的图。
图12C是用于说明形成第二层的工序的图。
图12D是用于说明形成第二层的工序的图。
图13是用于说明从多个产品共用的薄片切割出第三和第四上层绝缘层的工序的图。
图14A是用于说明形成第三层的工序的图。
图14B是用于说明形成第三层的工序的图。
图14C是用于说明形成第三层的工序的图。
图14D是用于说明形成第三层的工序的图。
图15A是用于说明形成第四层的工序的图。
图15B是用于说明形成第四层的工序的图。
图15C是用于说明形成第四层的工序的图。
图15D是用于说明形成第四层的工序的图。
图15E是用于说明形成第四层的工序的图。
图16A是用于说明使挠性印刷电路板的一部分(中央部)暴露的工序的图。
图16B是表示使挠性印刷电路板的一部分暴露之后的状态的图。
图16C是表示去除残留的铜之后的状态的图。
图17是表示具有三个以上的刚性印刷电路板的刚挠性电路板的示例的图。
图18是表示具有三个以上的刚性印刷电路板的刚挠性电路板的变形例的图。
图19是表示与刚性印刷电路板的配置有关的变形例的图。
图20是表示具有分支部位的挠性印刷电路板的示例的图。
图21是表示具有分支部位的挠性印刷电路板的变形例的图。
图22是表示挠性印刷电路板仅与刚性印刷电路板的一边倾斜地进行连接的刚挠性电路板的示例的图。
图23是表示挠性印刷电路板仅与刚性印刷电路板的一边倾斜地进行连接的刚挠性电路板的变形例的图。
图24是表示具有分支了的挠性印刷电路板的刚挠性电路板的示例的图。
图25是表示具有分支了的挠性印刷电路板的刚挠性电路板的变形例的图。
图26是表示具有在刚性印刷电路板的厚度方向(上下)上错开地配置的两个以上的挠性印刷电路板的刚挠性电路板的示例的图。
图27是表示图26的A1-A1截面的一例的剖视图。
图28是表示图26的A1-A1截面的变形例的剖视图。
图29A是表示具有在刚性印刷电路板的厚度方向(上下)上错开地配置的两个以上的挠性印刷电路板的刚挠性电路板的变形例的图。
图29B是表示具有在刚性印刷电路板的厚度方向(上下)上错开地配置的两个以上的挠性印刷电路板的刚挠性电路板的变形例的图。
图30A是表示图29A或图29B的A1-A1剖视图。
图30B是表示图29A或图29B的A2-A2剖视图。
图31A是表示具有扇出(fan-out、端子间距呈扇形扩大)导体图案的刚挠性电路板的示例的图。
图31B是表示导通孔间隔从部件连接面起向板连接面扩大的方式的刚挠性电路板的示例的图。
图32是表示刚挠性电路板的安装方式的变形例的图。
图33是表示刚挠性电路板的安装方式的变形例的图。
图34是表示刚挠性电路板的安装方式的变形例的图。
图35是表示刚挠性电路板的安装方式的变形例的图。
图36是表示刚挠性电路板的安装方式的变形例的图。
图37A是表示刚性印刷电路板与挠性印刷电路板的连接结构的图。
图37B是表示刚性印刷电路板与挠性印刷电路板的连接结构的变形例的图。
图37C是表示刚性印刷电路板与挠性印刷电路板的连接结构的变形例的图。
图38是表示刚挠性电路板的变形例的剖视图。
图39是表示具有悬尾结构(flying tail)的刚挠性电路板的示例的图。
图40是表示空中高速公路结构的刚挠性电路板的一例的剖视图。
附图标记说明
10：刚挠性电路板；11、12、14、16：刚性基板(刚性印刷电路板)；13、15：挠性基板(挠性印刷电路板)；13a、15a、1302a、1304a：布线图案；13b、15b、1302b、1302d、1304b、1304d：连接焊盘；100：母板；101：封装；111、113：绝缘层；112：刚性基材；114、115、144、145、172、173：上层绝缘层；116、119、121、141、146、147、174、175：导通孔；117、142：布线图案；118、143：引出图案；120、122、148、149：导体；123、124、150、151、176、177：导体图案；125：树脂；131：基材(挠性基材)；132、133：导体层；134、135：绝缘膜；136、137：屏蔽层；138、139：覆盖层；163：通孔(贯通孔)；178...：电极(板连接端子)；179..：电极(部件连接端子)；200：扇出导体图案；201、202：导通孔图案；298、299：阻焊层；501、501a、501b、502、502a、502b、504、506：电子部件；511、521、541：端子；510a、510b、520a～520c、540a、540b：端子列；1302、1304、1306：分支路；1302c、1304c：分支布线。
具体实施方式
下面，说明本发明的一个实施方式的刚挠性电路板以及电子设备。
如图1以及图2(图1的A1-A1剖视图)中的俯视结构和剖视结构所示，本实施方式的电子设备具有刚挠性电路板10和例如长方形的封装101。刚挠性电路板10例如通过焊接以表面安装方式被安装在刚性的母板100表面上，并被密封到封装101中。母板100具有能够安装多个印刷电路板的大小。在此，作为母板100使用布线间距大于(间距宽度较宽)刚性基板11、12的刚性印刷电路板。此外，母板100是安装有能够与印刷电路板相连接的连接用端子的印刷电路板。在母板100中还包括扩展板(子板)等。
另外，封装101的形状是任意的。例如也可以是正方形的封装101。另外，封装101的材料也是任意的。例如，能够使用由金属或者陶瓷或者塑料等构成的封装。另外，封装101的种类也是任意的。例如，能够使用DIP、QFP、PGA、BGA、CSP等任意的封装。另外，刚挠性电路板10的安装方式也是任意的。例如，也可以通过插入安装方式(销连接)来安装。
如图1所示，刚挠性电路板10包括第一刚性基板11和第二刚性基板12(都是例如边长为“30mm”的正方形的刚性印刷电路板)以及挠性基板13(挠性印刷电路板)。将第一刚性基板11和第二刚性基板12相互隔着挠性基板13相对地配置。第一刚性基板11和第二刚性基板12配置在挠性基板13的水平方向上。挠性基板13的两端部呈例如与第一端子列510a、520a以及第二端子列510b、520b对应的V字切割形状(参照图1中的虚线)。此外，第一刚性基板11和第二刚性基板12以及挠性基板13的形状(外形)是任意的。这些基板例如也可以呈六边形等其它多边形。
当将基板切割面(正交的两个边)的方向分别设为X轴、Y轴时，在这些X轴和Y轴之间、详细地说在倾斜“45°”或者“135°”的方向上相对地配置第一刚性基板11和第二刚性基板12。并且，夹在上述刚性基板11和12之间的挠性基板13以从与刚性基板11、12的连接部位起向具有与刚性基板11、12的各边(与挠性基板13相连接的边)成例如“135°”的角度θ11、θ12、θ21、θ22的方向延伸的方式设置(延伸设置)。通过采用这种配置，能够扩大挠性基板13的宽度(总线宽度)。而其结果能够增加信号数等。
详细地说，例如在图3A和图3B中的X坐标P1和P2上配置第一刚性基板11、第二刚性基板12的情况，与如图3B所示那样沿着X轴方向配置刚性基板11、12相比，如图3A所示那样与X轴形成角度(例如“45°”)地倾斜地配置刚性基板11、12能够增大挠性基板13的宽度d1(总线宽度)。例如，如果是边长为“30mm”的刚性基板11、12，则在图3B的情况下，最大仅确保“30mm”的总线宽度，但是采用图3A的配置，由于角度θ11、θ12、θ21、θ22为“135°”，因此能够确保为图3B情况的总线宽度的大约“1.414倍”的总线宽度。通过将角度θ11、θ12、θ21、θ22设定为“135°(或者45°)”，与其它角度相比，能够确保较大的总线宽度。
如图1所示，在第一刚性基板11和第二刚性基板12的相互正交的两个边(详细地说与挠性基板13相连接的边)上具有第一端子列510a、520a以及第二端子列510b、520b。第一刚性基板11的第一端子列510a以及第二端子列510b包括多个端子511，并且第二刚性基板12的第一端子列520a以及第二端子列520b包括多个端子521。这些第一端子列510a、520a以及第二端子列510b、520b平行地排列在刚性基板11、12的各边(X轴或者Y轴)上，因此第一端子列510a、520a以及第二端子列510b、520b的列的方向与挠性基板13的长度方向(延伸设置方向)之间的角度也与上述角度θ11、θ12、θ21、θ22(例如“135°”)相等。
另外，在挠性基板13的表面形成有用于对第一刚性基板11的电路图案与第二刚性基板12的电路图案进行连接的条状的布线图案13a。布线图案13a具有与挠性基板13的长度方向(刚性基板11、12的连接方向)平行的图案。并且，在这些布线图案13a的各两端分别形成有连接焊盘13b。并且，这些连接焊盘13b与各端子511和521电连接，由此第一刚性基板11和第二刚性基板12的电路图案之间电连接。
挠性基板13与刚性基板11、12中的任一个基板的两个边相连接。并且挠性基板13的表面具有布线图案13a，该布线图案13a与上述各边的端子列510a、510b、520a、520b分别电连接。这样，通过将挠性基板13与刚性基板的多个边进行连接，能够确保挠性基板13的宽度(总线宽度)较宽。
在第一刚性基板11、第二刚性基板12的表面安装有电子部件。具体地说，如图1以及图2所示，在第一刚性基板11表面上例如通过倒装法连接来安装有例如由CPU构成的电子部件501，另外，在第二刚性基板12表面上例如通过倒装法连接来安装有例如由存储器构成的电子部件502。并且，在第一刚性基板11、第二刚性基板12的表面和内部形成有与电子部件501、502电连接的任意的电路图案。此外，电子部件501、502例如并不限于IC电路(例如图像处理器等)等有源部件，例如也可以是电阻、电容器(capacitor)、线圈等无源部件。另外，电子部件501和502的安装方式是任意的，例如也可以通过引线接合技术来进行连接。
例如在图4中示出挠性基板13的详细结构那样，挠性基板13具有层叠基材131、导体层132和133、绝缘层134和135、屏蔽层136和137以及覆盖层138和139而成的结构。
基材131由绝缘性挠性板构成，该绝缘性挠性板例如厚度为“20～50μm”，优选该绝缘性挠性板为“30μm”左右厚度的聚酰亚胺板。
导体层132和133例如由厚度为“5～15μm”左右的铜图案构成。导体层132和133分别形成于基材131的表面和背面，由此构成上述条状的布线图案13a(图1)。
绝缘膜134和135由厚度为“5～15μm”左右的聚酰亚胺膜等构成。绝缘膜134和135使导体层132和133与外部绝缘。
屏蔽层136和137由导电层、例如银糊剂(silver paste)的固化覆膜构成。屏蔽层136和137对从外部向导体层132和133传播的电磁噪声以及从导体层132、133向外部传播的电磁噪声进行屏蔽。
覆盖层138和139由厚度为“5～15μm”左右的聚酰亚胺等绝缘膜构成。覆盖层138和139使挠性基板13整体与外部绝缘并且对整个挠性基板13进行保护。
另一方面，如图5所示，刚性基板11和12分别具有层叠刚性基材112、第一绝缘层111和第二绝缘层113、第一上层绝缘层144和第二上层绝缘层114、第三上层绝缘层145和第四上层绝缘层115、第五上层绝缘层172和第六上层绝缘层173而成的结构。
刚性基材112赋予刚性基板11和12刚性。刚性基材112由玻璃环氧树脂等刚性绝缘材料构成。刚性基材112配置成在水平方向上与挠性基板13相互分开。刚性基材112具有与挠性基板13大致相同的厚度。另外，在刚性基材112的表面和背面上分别形成有例如由铜构成的导体图案112a、112b。这些导体图案112a、112b分别在规定的部位上与比这些导体图案112a和112b位于上层的导体(布线)电连接。
第一绝缘层111和第二绝缘层113由预浸树脂布固化而构成。第一绝缘层111和第二绝缘层113分别具有“50～100μm”的厚度，优选为“50μm”左右的厚度。此外，优选预浸树脂布的树脂具有低流动性。在将环氧树脂浸渍到玻璃纤维布之后，使树脂热固化，预先加快固化度，由此能够制作上述预浸树脂布。但是，将粘度较高的树脂浸渍到玻璃纤维布中或者将含有无机填料(例如二氧化硅填料)的树脂浸渍到玻璃纤维布中或者减少玻璃纤维布的树脂浸渍量，也能够制作预浸树脂布。
刚性基材112以及第一绝缘层111和第二绝缘层113构成刚性基板11和12的芯，支承刚性基板11和12。在该芯部分形成有通孔(贯通孔)163，该通孔(贯通孔)163用于使基板两面(两个主面)的导体图案相互电连接。
在刚性基板11、12的芯部分刚性基板11、12分别与挠性基板13连接。第一绝缘层111和第二绝缘层113夹持挠性基板13的一端而支承并固定挠性基板13。具体地说，如在图6中放大表示图5中的区域R11(第一刚性基板11与挠性基板13的接合部分)那样，第一绝缘层111和第二绝缘层113从表面和背面两侧覆盖刚性基材112与挠性基板13，并且使挠性基板13的一部分暴露。上述第一绝缘层111和第二绝缘层113与设置于挠性基板13表面的覆盖层138和139重合。
此外，刚性基板12和挠性基板13的连接部分的结构与刚性基板11和挠性基板13的连接部分的结构相同，因此，在此仅详细说明刚性基板11与挠性基板13的连接部分的结构(图6)，省略其它连接部分的详细说明。
如图6所示，在由刚性基材112、挠性基板13、第一绝缘层111和第二绝缘层113划分出的空间(这些部件之间的空隙)内填充有树脂125。树脂125是例如在制造时从构成第一绝缘层111和第二绝缘层113的低流动性预浸树脂布渗出的树脂，树脂125与第一绝缘层111和第二绝缘层113一体地被固化。
在第一绝缘层111和第二绝缘层113的分别与挠性基板13的导体层132和133的连接焊盘(pad)13b相对的各部分形成有导通孔(接触孔)141、116。挠性基板13中的分别与导通孔141和116相对的各部分(图1示出的形成有连接焊盘13b的部分)去除挠性基板13的屏蔽层136和137以及覆盖层138和139。导通孔141和116分别贯通挠性基板13的绝缘层134和135，使由导体层132、133构成的各连接焊盘13b暴露。
在导通孔141和116的各内面分别形成有由镀铜构成的布线图案(导体层)142、117。这些布线图案142和117的镀覆膜在端子511处分别与挠性基板13的导体层132、133的各连接焊盘13b相连接。另外，在导通孔141、116内分别填充有树脂。这些导通孔141和116内的树脂是例如通过利用压力机来挤出上层绝缘层(上层绝缘层144、114)的树脂而填充的。并且，在第一绝缘层111和第二绝缘层113的各上表面形成有引出图案143、118，该引出图案143、118分别与布线图案142、117相连接。这些引出图案143和118例如分别由铜镀层构成。另外，在第一绝缘层111和第二绝缘层113的各挠性基板13侧端部、即比挠性基板13与刚性基材112的交界处靠挠性基板13侧的位置上分别配置有与其它部分绝缘的导体图案151、124。利用这些导体图案151、124能够有效地散发刚性基板11内产生的热量。
这样，在本实施方式的刚挠性电路板10中，刚性基板11、12与挠性基板13分别在端子511和521处不使用连接器地电连接。即，挠性基板13进入(被埋入)到各个刚性基板11、12，在该进入部分(被埋入部分)上，挠性基板13分别与各刚性基板电连接(参照图6)。因此，即使在受到落下等冲击的情况下，也不会出现因连接器脱落而产生接触不良。
另外，挠性基板13的一部分被埋入到刚性基板11、12中。由此，挠性基板13与刚性基板11、12的电连接部位的表面和背面被刚性基板11、12粘接和加强。因此，在刚挠性电路板10由于落下而受到冲击的情况下，或者在温度环境产生变化而刚性基板11、12与挠性基板13的CTE(热膨胀系数)的不同而产生应力的情况下，也能够确保挠性基板13与刚性基板11、12的电连接。
这意味着，刚挠性电路板10与连接器连接的基板相比电连接的可靠性较高。
另外，由于利用挠性基板13进行连接，因此刚性基板11和12的连接不需要连接器、辅具。由此，能够降低制造成本等。
另外，挠性基板13分别构成部分刚挠性电路板。即，挠性基板13的一部分被埋入到刚性基板11、12。因此，能够不会较大改变刚性基板11和12的设计地使刚性基板11和12相互电连接。而且，由于在基板内部进行连接，因此与上述空中高速公路结构(图40)相比，能够在基板表面确保较大安装区域，安装更多的电子部件。
另外，挠性基板13的导体层132、133与刚性基板11、12的布线图案142、117通过锥形状的导通孔连接。因此与由在与基板表面正交的方向上延伸的通孔进行连接相比，在受到冲击时应力分散，不容易产生裂纹等。而且，这些导体层132、133与布线图案142、117通过镀覆膜连接，由此连接部分的可靠性较高。并且，在导通孔141和116内分别填充有树脂，由此能够提高连接可靠性。
如图6所示，在第一绝缘层111和第二绝缘层113的各上表面分别层叠有第一上层绝缘层144、第二上层绝缘层114。在第一上层绝缘层144、第二上层绝缘层114上分别形成有导通孔(第一上层导通孔)146、119，该导通孔(第一上层导通孔)146、119分别与引出图案143、118相连接。并且，在这些导通孔146、119内分别填充有例如由铜构成的导体148、120。此外，第一上层绝缘层144和第二上层绝缘层114分别由例如将树脂浸渍到玻璃纤维布等中而得到的预浸树脂布固化而构成。
并且，在第一上层绝缘层144和第二上层绝缘层114的各上表面分别层叠有第三上层绝缘层145、第四上层绝缘层115。这些第三上层绝缘层145和第四上层绝缘层115也分别由例如将树脂浸渍到玻璃纤维布等中而得到的预浸树脂布固化而构成。在第三上层绝缘层145、第四上层绝缘层115上分别形成有导通孔(第二上层导通孔)147、121，该导通孔(第二上层导通孔)147、121分别与导通孔146、119相连接。在这些导通孔147、121内分别填充有例如由铜构成的导体149、122。另外，这些导体149、122分别与导体148、120电连接。这样，导通孔146和147以及119和121形成填充层叠导通孔。
在第三上层绝缘层145和第四上层绝缘层115的各上表面分别形成有导体图案(电路图案)150、123。并且，在该导体图案150、123的规定部位分别连接有导通孔147、121。由此，导体层133与导体图案123通过布线图案117、引出图案118、导体120以及导体122电连接，另外，导体层132与导体图案150通过布线图案142、引出图案143、导体148以及导体149电连接。
如图5所示，在第三上层绝缘层145和第四上层绝缘层115的各上表面还分别层叠有第五上层绝缘层172、第六上层绝缘层173。这些第五上层绝缘层172和第六上层绝缘层173也分别由例如将树脂浸渍到玻璃纤维布等中而得到的预浸树脂布固化而构成。
在第五上层绝缘层172、第六上层绝缘层173上分别形成有导通孔174、175，该导通孔174、175分别与导通孔147、121相连接。并且，包括这些导通孔174、175内在内，在基板的表面和背面上分别形成有例如由铜构成的导体图案176、177。这些导体图案176、177分别与导体149、122电连接。并且，在基板的表面和背面分别设有经图案化的阻焊层298、299。
另外，在导体图案176、177的规定部位上例如通过化学镀金处理分别形成有电极178、179(板连接端子和部件连接端子)。这种连接端子分别被设置于第一刚性基板11和第二刚性基板12各基板的两面上。
将这种刚挠性电路板10安装于刚性的母板100的表面，由此形成电子设备。在这种电子设备中，刚挠性电路板10侧被挠性基板13加强，由此即使在受到落下等冲击的情况下，也能够降低向母板100侧的冲击。这样，母板100不容易产生裂纹等。
在刚挠性电路板10中，例如图2、图5以及图6所示，电子部件501与502分别通过信号线相互电连接。该信号线由刚挠性电路板10内的导体、即布线图案117、142、引出图案118、143、导体120、122、148、149、导体图案123、124、150、151、176、177以及导体层132、133等构成。电子部件501和502能够通过该信号线相互交换信号。
但是，该信号线通过回避通孔163的路径使电子部件501与电子部件502相互电连接。因此，这些电子部件501与502之间的信号仅在基板的表面侧(以刚性基板的芯为边界在电子部件侧)传输，不会从上述表面侧传输到背面侧(以相同芯为边界的母板100侧)。即，例如在图2中箭头L 1所示那样，该信号例如从电子部件502(存储器)依次通过导体122、120、引出图案118、布线图案117、导体层133、布线图案117、引出图案118以及导体120、122(详细参照图5以及图6)被传输到电子部件501(具有逻辑运算功能的CPU)。通过这种结构，电子部件之间的信号传输路径不会在母板100中绕行，而信号传输路径变短。并且，由于信号传输路径变短，因此降低寄生电容等。因此，能够在电子部件之间传输高速信号。另外，由于信号传输路径变短，因此也降低信号中的噪声。
另外，分别从母板100提供电子部件501和502的电力。即，刚挠性电路板10内的导体形成用于从母板100分别向电子部件501、502提供电力的电源线。例如在图2中箭头L2所示那样，该电源线通过导体149、148、通孔163以及导体120、122(详细参照图5)的路径将电力分别提供给电子部件501、502。通过采用这种结构，一边分别将所需的电力提供给电子部件501、502，一边能够在这些电子部件501和502之间传输高速信号。
在制造这种刚挠性电路板10时，首先制造挠性基板13(图4)。具体地说，在加工成规定大小的由聚酰亚胺构成的基材131的两面形成铜膜。接着，通过对铜膜进行图案形成来形成包括布线图案13a和连接焊盘13b(图1)的导体层132和133。然后，在导体层132、133的各表面以分别层叠的方式例如形成由聚酰亚胺构成的绝缘膜134、135。并且，在这些绝缘膜134和135的除了挠性基板13的端部以外的部分上涂敷银糊剂，使涂敷的该银糊剂固化，来形成屏蔽层136、137。接着，以覆盖上述屏蔽层136、137各表面的方式形成覆盖层138和139。避开连接焊盘13b地形成屏蔽层136、137以及覆盖层138、139。
经过上述一系列工序，完成具有上述图4示出的层叠结构的薄片(wafer)。该薄片被用作多个产品共用的材料。即，如图7所示，例如利用激光等将该薄片切割(cut)成规定大小以及形状，由此得到规定大小以及规定形状的挠性基板13。此时，根据需要，将挠性基板13的外形设为与第一端子列510a、520a以及第二端子列510b和520b对应的形状(参照图1中的虚线所示部分)。
接着，使这样制作的挠性基板13分别与第一刚性基板11和第二刚性基板12接合。例如图8所示，在对挠性基板13与刚性基板11、12进行接合时，例如利用激光等对多个产品共用的薄片进行切割，由此预先准备出规定大小的第一绝缘层111和第二绝缘层113。另外，例如图9所示，例如利用激光等对多个产品共用的薄片进行切割，由此预先准备出规定大小的隔板291。
另外，例如图10所示，也利用多个产品共用的薄片110来制作成为刚性基板11和12的芯的刚性基材112。即，在薄片110的表面和背面例如分别形成由铜构成的导体膜110a、110b之后，例如经过规定的光刻工序(预处理、层压、曝光、显影、蚀刻、剥膜以及内层检查等)来分别对这些导体膜110a、110b进行图案形成。这样，形成导体图案112a、112b。
接着，例如利用激光等去除薄片110的规定部分，得到刚性基板11和12的刚性基材112。之后，对这样制作的刚性基材112的导体图案表面进行处理来形成粗糙面。
此外，刚性基材112由例如“50～150μm”、优选为“100μm”左右厚度的玻璃环氧基材构成。另外，第一绝缘层111和第二绝缘层113由例如“20～50μm”厚度的预浸树脂布构成。另外，隔板291例如由固化的预浸树脂布或者聚酰亚胺膜等构成。
另外，例如为了使刚性基板11和12为在其表面和背面上对称的结构，而将第一绝缘层111和第二绝缘层113的厚度设定为相同程度的厚度。将隔板291的厚度设定为与第二绝缘层113的厚度相同程度的厚度。另外，优选刚性基材112的厚度与挠性基板13的厚度大致相同。由此，能够在存在于刚性基材112与覆盖层138和139之间的空隙内填充树脂125，进一步可靠地接合挠性基板13与刚性基材112。
接着，对图7、图8以及图10的工序中切割而成的第一绝缘层111和第二绝缘层113、刚性基材112以及挠性基板13进行对位，例如图11A所示那样进行配置。此时，以夹在第一绝缘层111和第二绝缘层113之间的方式对挠性基板13的各端部进行对位。
并且，例如图11B所示，将在图9的工序中切割而成的隔板291与第二绝缘层113并列地配置于挠性基板13的在刚性基板11与刚性基板12之间暴露的部分的一侧表面(例如上表面)上。并且，在该隔板291的外侧(表面和背面)例如配置由铜构成的导体膜161、162。例如利用粘接剂来固定隔板291。根据这种结构，隔板291支承导体膜162，因此能够防止或者抑制镀液渗入到挠性基板13与导体膜162之间的空隙而使铜箔破损等问题。
接着，在这样进行对位的状态下(图11B)，例如图11C所示那样对该结构体进行加压。此时，从构成第一绝缘层111和第二绝缘层113的各预浸树脂布分别被挤出树脂125。由此，如上述图6所示，利用该树脂125来填充刚性基材112与挠性基板13之间的空隙。这样，利用树脂125来填充空隙，由此挠性基板13与刚性基材112可靠地连接。例如使用液压(hydropress)装置在温度为“200摄氏度”、压力为“40kgf”、加压时间为“3hr”程度的条件下进行上述加压。
接着，对整体进行加热等，使构成第一绝缘层111和第二绝缘层113的预浸树脂布以及树脂125固化而一体化。此时，挠性基板13的覆盖层138和139(图6)以及第一绝缘层111和第二绝缘层113的树脂重合。通过与绝缘层111和113的树脂重合，由此导通孔141和116(在后续工序中形成)的周围被树脂固定，由此导通孔141与导体层132(或者导通孔116与导体层133)的各连接部位的连接可靠性提高。
接着，如图11D所示，例如在规定的预处理之后，例如从CO2激光加工装置照射CO2激光，由此形成通孔163。此时，还形成用于使挠性基板13(图6)的导体层133与刚性基板11、12连接的导通孔116和使挠性基板13(图6)的导体层132与刚性基板11、12连接的导通孔141(例如IVH(Interstitial Via Hole：填隙导通孔))。
接着，例如图11E所示，在钻污去除处理(钻污去除)、软蚀刻处理之后，进行PN镀处理(例如化学镀铜处理和电镀铜处理)。由此对结构体整体表面实施镀铜处理。之后，通过该镀铜处理得到的铜与现有导体膜161、162形成一体，在包括导通孔116和141内以及通孔163内在内的基板整体表面上形成铜膜171。此时，挠性基板13被导体膜161和162覆盖，从而不会与镀液直接接触。因而，挠性基板13不会由于镀液而受损。
接着，例如图11F所示，例如经过规定的光刻工序(预处理、层压、曝光、显影、蚀刻、剥膜以及内层检查等)来对基板表面的铜膜171进行图案形成。由此形成分别与挠性基板13(图6)的导体层132、133相连接的布线图案142、117、引出图案143、118以及导体图案151、124。此时，在第一绝缘层111和第二绝缘层113的各挠性基板13侧端部分别存留有铜箔。之后，对铜箔表面进行处理来形成粗糙面。
接着，例如图12A所示，在上述结果物的表面和背面分别配置第一上层绝缘层144、第二上层绝缘层114。并且，在第一上层绝缘层144和第二上层绝缘层114的外侧例如配置由铜构成的导体膜114a、144a。接着，如图12B所示，对该结构体进行加压。此时，利用从构成第一上层绝缘层144和第二上层绝缘层114的各预浸树脂布挤出的树脂来填充导通孔141和116。之后，例如通过加热处理等，使预浸树脂布和导通孔内的树脂固化，而使第一上层绝缘层144和第二上层绝缘层114固化。
接着，例如通过半蚀刻处理分别将导体膜114a和144a薄膜化到规定厚度。然后，在进行规定的预处理之后，例如利用激光在第一上层绝缘层144上形成导通孔146，并且在第二上层绝缘层114上形成导通孔119和切线292。然后，例如图12C所示，在进行钻污去除处理(钻污去除)、软蚀刻处理之后，进行PN镀处理(例如化学镀铜处理和电镀铜处理)。由此在这些导通孔146和119内以及切线292内形成导体。此外，例如也能够通过丝网印刷法来印刷导电糊剂(例如带导电颗粒的热固化树脂)来形成该导体。
接着，例如通过半蚀刻处理将基板表面的导体膜薄膜化到规定厚度。之后，如图12D所示，例如经过规定的光刻工序(预处理、层压、曝光、显影、蚀刻、剥膜以及内层检查等)来对基板表面的导体膜进行图案形成。由此形成导体148和120。另外，通过蚀刻处理来去除切线292内的导体。接着，对导体表面进行处理来形成粗糙面。
在此，在说明下一个工序之前，先说明在下一个工序之前进行的工序。即，如图13所示，在下一个工序之前，例如利用激光等对多个产品共用的薄片进行切割，来形成规定大小的第三上层绝缘层145和第四上层绝缘层115。
然后，如图14A所示，在后续工序中，在基板的表面和背面配置在图13的工序中切割而成的第三上层绝缘层145和第四上层绝缘层115。然后，再在其外侧(表面和背面)例如配置由铜构成的导体膜145a、115a。如该图14A所示，在切线292上方隔有间隔地配置第四上层绝缘层115。之后，例如进行加热等使第三上层绝缘层145和第四上层绝缘层115固化。第三上层绝缘层145和第四上层绝缘层115例如分别由将树脂浸渍到玻璃纤维布中而构成的一般的预浸树脂布构成。
如图14B所示，接着，对结果物进行加压。之后，例如通过半蚀刻处理来分别将导体膜145a和115a薄膜化到规定厚度。然后，在规定的预处理之后，例如利用激光在第三上层绝缘层145和第四上层绝缘层115上分别形成导通孔147、121。然后，例如图14C所示，在进行钻污去除处理(钻污去除)、软蚀刻处理之后，进行PN镀处理(例如化学镀铜处理和电镀铜处理)。由此对这些导通孔147和121内填充导体。这样，对导通孔147和121内部填充相同的导电糊剂材料，由此能够提高导通孔147和121产生热应力时的连接可靠性。此外，例如也能够通过丝网印刷法来印刷导电糊剂(例如带导电颗粒的热固化树脂)来形成该导体。
接着，例如通过半蚀刻处理将基板表面的导体膜薄膜化到规定厚度。之后，例如经过规定的光刻工序(预处理、层压、曝光、显影、蚀刻、剥膜以及内层检查等)来对基板表面的铜膜进行图案形成。由此，如图14D所示，形成导体149和122以及导体图案150和123。之后，对基板表面进行处理来形成粗糙面。
接着，如图15A所示，在结果物的表面和背面配置第五上层绝缘层172和第六上层绝缘层173。然后，再在其外侧(表面和背面)例如配置由铜构成的导体膜172a和173a。第五上层绝缘层172和第六上层绝缘层173例如分别由将树脂浸渍到玻璃纤维布中而构成的预浸树脂布构成。
接着，如图15B所示进行加压。之后，例如通过半蚀刻处理来分别将导体膜172a和173a薄膜化到规定厚度。然后，在进行规定的预处理之后，例如利用激光等在第五上层绝缘层172、第六上层绝缘层173上分别形成导通孔174、175，并且，例如图15C所示，去除图15B中的虚线示出的各部的绝缘层、即隔板291的端部(第二绝缘层113与隔板291的交界部分)的绝缘层，形成切线(切痕)294a～294c。此时，例如将导体图案151和124作为阻止膜(stopper)来形成(切割)切线294a～294c。此时，还能够通过调整能量或者照射时间对作为阻止膜而使用的导体图案151和124进行某种程度的切割。
接着，进行PN镀处理(例如化学镀铜处理和电镀铜处理)，由此在基板整体的包括导通孔174和175内在内的表面上形成导体。接着，例如通过半蚀刻处理将基板表面的导体膜薄膜化到规定厚度。之后，例如经过规定的光刻工序(预处理、层压、曝光、显影、蚀刻以及剥膜等)来对基板表面的铜箔进行图案形成。这样，如图15D所示，形成导体图案176和177。然后，在图案形成之后，检查该图案。
接着，例如通过丝网印刷在基板整体的表面形成阻焊层。然后，如图15E所示，经过规定的光刻工序，对该阻焊层进行图案形成。之后，例如进行加热等使图案形成而得到的该阻焊层298和299固化。
接着，如图16A所示，在对隔板291的端部(参照图15B的虚线)等进行打孔和外形加工之后，从挠性基板13剥离去除结构体301和302。此时，由于配置有隔板291，因此使分离作业变得容易。另外，在结构体301和302从其它部分分离(去除)时，导体图案151仅被利用加压机按压到挠性基板13的覆盖层138上，而没有被固定(参照图11C)。因此，导体图案151的一部分(与挠性基板13接触的部分)也与结构体301和302一起被去除。
这样，通过使挠性基板13的中央部暴露，在挠性基板13的表面和背面(绝缘层的层叠方向)上形成挠性基板13挠曲(弯曲)用的空间(区域R1和R2)。由此，能够在该挠性基板13的部分上使刚挠性电路板10弯曲等。
例如图16B的虚线所示，在各绝缘层的面对去除部分(区域R1和R2)的前端部分残留导体图案124和151。如图16C所示，根据需要例如通过掩模刻蚀(mask etching)处理(预处理、层压、曝光、显影、蚀刻以及剥膜等)来去除该残留的铜。
这样，对挠性基板13与刚性基板11、12进行接合。接着，例如通过化学镀金处理来形成电极178、179。之后，经过外形加工、挠曲矫正、通电检查，外观检查以及最终检查，而完成上述图5示出的刚挠性电路板10。如上所述，该刚挠性电路板10具有以下结构：挠性基板13的端部夹在刚性基板的芯部(第一绝缘层111和第二绝缘层113)之间，并且刚性基板11、12的各连接盘与挠性基板13的各连接焊盘分别通过镀覆膜连接。
然后，在该刚挠性电路板10、特别是刚性基板11、12的各表面上分别安装电子部件501、502。然后，密封到上述图2示出的封装101中之后，安装到母板100上，由此完成本发明的一个实施方式的电子设备。
以上，说明了本发明的一个实施方式的刚挠性电路板以及电子设备，但是本发明并不限于上述实施方式。
也可以连接三个以上的刚性基板。例如图17所示，也可以使用两个挠性基板13、15，对装载有CPU(电子部件501)的第一刚性基板11与分别装载有存储器、图像处理器(电子部件502、504)的第二刚性基板12、第三刚性基板14进行电连接。在图17的示例中，与上述实施方式同样地，第一刚性基板11与第二刚性基板12隔着在角度θ11、θ12、θ21、θ22＝135°的方向上延伸设置的挠性基板13而倾斜地连接。其中，分出第二端子列510b的一部分用于连接第三刚性基板14，利用挠性基板15的布线图案15a以及该布线图案15a两端的连接焊盘15b，对该第二端子列510b的端子511与刚性基板14的端子541(端子列540a)进行电连接。第一刚性基板11与第三刚性基板14隔着在相对于各基板的边(与挠性基板15相连接的边)具有“90°”的角度θ13、θ41的方向上延伸设置的挠性基板15，笔直地沿X轴方向(参照图3A、图3B)连接。
在上述图17的示例中，在第一刚性基板11上通过倾斜连接挠性基板13来直接(不通过刚性基板14)连接倾斜配置的刚性基板11和12。这样直接连接刚性基板11和12，由此CPU(电子部件501)与存储器(电子部件502)之间的距离缩短，因此能够加快这些电子部件之间的通信速度。
另外，如图18所示，也可以倾斜地连接刚性基板11、12的同时，将第三刚性基板14也倾斜地连接。在该图18的示例中，在第二刚性基板12的三个边设有第一端子列520a～第三端子列520c，将第二刚性基板12的第一端子列520a的一部分以及第二端子列520b与第一刚性基板11的第一端子列510a和第二端子列510b倾斜地连接，将第二刚性基板12的第一端子列520a的一部分(剩余部分)以及第三端子列520c与第三刚性基板14的第一端子列540a和第二端子列540b倾斜地连接。
如图19所示，为了对X轴方向上配置的刚性基板11和12(参照图3B)进行连接，也可以使用倾斜地连接于各基板的挠性基板13。在该图19的示例中，利用弯曲成V字状的挠性基板13来连接刚性基板11和12，角度θ11、θ12、θ21、θ22例如为“135°”。在这种结构中也能够扩大挠性基板13的宽度(总线宽度)。其结果，能够增加信号数等。
也可以不使用多个挠性基板，而利用具有分支部位的一个挠性基板来对三个以上的刚性基板进行电连接。例如图20所示，也可以利用在一个分支部位上分支成两个分支路1302和1304的挠性基板13来对第一～第三刚性基板11、12、14进行电连接。在该图20的示例中，挠性基板13的一端(分支前的部分)倾斜地(角度θ11、θ12＝135°)连接在刚性基板11上，分支路1302、1304笔直(角度θ21、θ41＝90°)连接在刚性基板12、14上。并且，利用分支路1302的布线图案1302a以及该布线图案1302a两端的连接焊盘1302b对第一端子列510a(第一刚性基板11)与端子列520a(第二刚性基板12)进行电连接，并且利用分支路1304的布线图案1304a以及该布线图案1304a两端的连接焊盘1304b对第二端子列510b(第一刚性基板11)与端子列540a(第三刚性基板14)进行电连接。
另外，如图21所示，在这种情况下，也可以使共用于第二刚性基板12和第三刚性基板14的布线与挠性基板13的分支方式对应地分支，利用连接焊盘13b将布线图案13a的一端(分支前的部分)与端子511(第一刚性基板11)相连接，并且利用连接焊盘1302d、1304d将分支布线1302c、1304c与端子521、541(第二刚性基板12、第三刚性基板14)相连接。
在上述实施方式中，示出了挠性基板倾斜地连接于刚性基板的两个边上的示例。但是并不限于此，在挠性基板仅倾斜地连接于刚性基板的一个边上的情况下，也能得到扩大上述总线宽度的效果。
例如图22所示，通过将挠性基板13与刚性基板11、12的连接角度θ11a、θ11b、θ21a、θ21b(刚性基板11、12的与挠性基板相连接的边与挠性基板13所成的角度)设定为锐角或者钝角，能够增大挠性基板13的宽度(总线宽度)。此外，在图22的示例中，将角度θ11a和θ21a设定为“150°”，将角度θ11b和θ21b设定为“30°”。另外，与挠性基板13的布线图案13a的间隔变窄相对应地，将刚性基板12的端子列(端子列520a和520b)配置成两列。
另外，例如图23所示，也可以将角度θ11a和θ21a设定为“90°”，将挠性基板13的布线图案13a的间隔设为大于图22的示例。
也可以将挠性印刷电路板设为具有至少一处的分支部位的结构。例如图24所示，也可以使挠性基板13分支成两个分支路1302、1304，在上述各分支的端部分别连接刚性基板12、14。此外，在该图24的示例中，将刚性基板14的连接部位的角度θ101a设定为“135°”，将角度θ101b设定为“45°”。
另外，例如图25所示，也可以使挠性基板13分支成三个分支路1302、1304、1306，在上述各分支的端部分别连接刚性基板12、14、16(分别安装有电子部件502、504、506)。分支的数量是任意的。
连接角度或者分支角度为锐角或者钝角即可，可以是任意角度。因而，这些角度除了上述30°、45°、135°、150°以外，也可以为60°、120°等。
也可以设为以下结构：在一个的刚性印刷电路板的厚度方向(上下)上错开地分别连接多个挠性印刷电路板。
例如图26(俯视图)以及图27(图26的A1-A1剖视图)所示，也可以具有以下结构：挠性基板13和15隔着规定间隔上下重叠地配置，该挠性基板13和15的一端与刚性基板11相连接，另一端与刚性基板12相连接。
或者，例如图26(俯视图)以及图28(图26的A 1-A 1剖视图)所示，也可以具有以下结构：挠性基板13和15的一端与共用的刚性基板11相连接，挠性基板13的另一端与刚性基板12相连接，并且挠性基板15的另一端与刚性基板14相连接。在本例中，刚性基板12、14隔着规定间隔上下重叠地配置。
另外，例如图29A以及图29B所示，也可以将在刚性基板11和12(或者刚性基板11、12、14)的厚度方向上错开地配置的挠性基板13和15配置成相互交叉。图30A以及图30B是共用于图29A以及图29B的剖视图，图30A表示A1-A1剖视图，图30B表示A2-A2剖视图。
如图31A所示，也可以具有以下结构：刚性基板11和12中的导体图案从部件连接端子(电极179)至板连接端子(电极178)具有扇出方式(扇出导体图案200)。具体地说，在该图31A所示的刚挠性电路板10中，部件连接端子之间的平均距离小于板连接端子之间的平均距离。在此，部件连接端子之间的平均距离是指连接有电子部件501的部件连接端子(电极179)之间的平均值，板连接端子之间的平均距离是指与母板100相连接的板连接端子(电极178)之间的平均值。
另外，如图31B所示，也可以具有以下结构：在刚性基板11和12的各层形成多个导通孔，这些多个导通孔之间的间隔(例如平均距离)具有从设置有部件连接端子(电极179)的一主面向设置有板连接端子(电极178)的另一主面增大的形态(导通孔图案201、202)。
采用这些结构，能够通过刚性基板11和12将间距宽度小于母板100的高密度布线的电子部件501a和501b以及502a和502b安装到母板100上。
在将刚挠性电路板10安装到母板100上的情况下，也可以不通过封装101地直接安装裸芯片。例如图32所示，例如也可以利用导电性粘接剂100a通过倒装法连接将裸芯片安装到母板100上。或者，例如图33所示，例如也可以利用弹簧100b将裸芯片安装到母板100上。或者，例如图34所示，例如也可以利用引线100c通过引线结合技术将裸芯片安装到母板100上。或者，例如图35所示，也可以使截面通孔(镀通孔)100d积层到母板100的上层，通过截面通孔(镀通孔)100d来对两个基板进行电连接。另外，也可以利用连接器来对两个基板进行电连接。两个基板的安装方法是任意的。
并且，电连接两个基板的电极、布线的材质等也是任意的。例如也可以通过ACF(Anisotropic Conductive Film：各向异性导电胶膜)连接或者Au-Au连接来使两个基板相互电连接。采用AC F连接能够容易地对刚挠性电路板10与母板100进行用于连接的对位。另外，采用Au-Au连接能够形成耐腐蚀的连接部。
如图36所示，除了在刚挠性电路板10的表面上安装电子部件501a和502a以外，也可以将电子部件501b和502b安装到刚挠性电路板10内部。采用这种内置电子部件的刚挠性电路板10能够使电子设备高功能化。此外，电子部件501b和502b例如除了IC电路等有源部件以外例如也可以是电阻、电容器(capacitor)、线圈等无源部件。
在上述实施方式中，能够任意地变更各层的材质、大小以及层数等。例如还能够使用RCF(Resin Coated Cupper Foil：涂树脂铜箔)来代替预浸树脂布。
另外，在上述实施方式中，如图37A所示，刚性基板11、12借助填充有第二上层绝缘层114(绝缘树脂)的保形导通孔而分别与挠性基板13电连接(详细参照图6)。但是，并不限于此，例如图37B所示，也可以对两个基板进行通孔连接。但是，若采用这种结构，则由落下等引起的冲击集中到通孔的内壁部分，与保形导通孔相比，在通孔的肩部容易产生裂纹。另外，如图37C所示，也可以将导体117a填充到导通孔116内，对两个基板进行填充导通孔连接。若采用这种结构，则由于落下等而受到冲击的部分变成导通孔整体，与保形导通孔相比，不容易产生裂纹。此外，也可以在上述保形导通孔内或者通孔内填充导电树脂。
另外，如图38所示，刚性基板11也可以仅在芯表面或背面上具有导体(布线层)(其它刚性基板也一样)。
另外，如图39所示，也可以设为所谓的悬尾结构，该悬尾结构是挠性基板13不对第一刚性基板11与第二刚性基板12进行连接而例如从刚性基板11呈尾翼状地突出的结构。在该图39的示例中，能够从刚性基板11引出内层图案的一部分，利用形成于挠性基板13的前端的端子13c与其它基板、设备电连接。
以上，说明了本发明的实施方式，但是应该理解为由于设计上的需要或者其它原因所需的各种修改、组合包括在“权利要求”所记载的发明、与“发明的实施方式”所记载的具体例对应的发明的范围内。
本申请基于2008年8月29日申请的美国专利临时申请第61/093052号。参照美国专利临时申请第61/093052号的整个说明书、权利要求书、附图并引用到本说明书中。
产业上的可利用性
本发明能够应用于一部分由挠性基板构成的可弯曲的刚挠性电路板以及使用了刚挠性电路板的电子设备。

Claims (32)

1.一种刚挠性电路板，该刚挠性电路板包括刚性印刷电路板以及具有挠性基材的挠性印刷电路板，其特征在于，
在上述挠性印刷电路板的上述挠性基材上具有第一导体，
上述刚性印刷电路板具有第二导体，
上述第一导体与上述第二导体电连接，
上述挠性印刷电路板与上述刚性印刷电路板相连接，上述挠性印刷电路板从该连接部位向相对于上述刚性印刷电路板的外形的边具有锐角或者钝角的角度的方向延伸设置。
2.根据权利要求1所述的刚挠性电路板，其特征在于，
上述刚性印刷电路板的外形呈矩形。
3.根据权利要求1所述的刚挠性电路板，其特征在于，
上述锐角为45℃，上述钝角为135℃。
4.根据权利要求1所述的刚挠性电路板，其特征在于，
上述挠性印刷电路板具有至少一处分支部位。
5.根据权利要求1所述的刚挠性电路板，其特征在于，
在上述刚性印刷电路板上连接有至少两个以上的刚性印刷电路板。
6.根据权利要求1所述的刚挠性电路板，其特征在于，
还具备第二挠性印刷电路板，
上述挠性印刷电路板与上述第二挠性印刷电路板在上述刚性印刷电路板的厚度方向上错开地分别与上述刚性印刷电路板相连接。
7.根据权利要求1所述的刚挠性电路板，其特征在于，
上述挠性印刷电路板的至少一部分被埋入到上述刚性印刷电路板中，上述第一导体与上述第二导体在该被埋入的部分上电连接。
8.根据权利要求1所述的刚挠性电路板，其特征在于，
该刚挠性电路板具有绝缘层，该绝缘层覆盖上述挠性印刷电路板与上述刚性印刷电路板，并使上述挠性印刷电路板的至少一部分暴露，
在该绝缘层上形成有导体图案，
上述第一导体与上述绝缘层上的导体图案通过镀覆膜连接。
9.根据权利要求1所述的刚挠性电路板，其特征在于，
在上述刚性印刷电路板的一主面上设置有用于将电子部件安装到该刚性印刷电路板上的多个部件连接端子，在另一主面上设置有多个板连接端子，
上述部件连接端子之间的平均距离小于上述板连接端子之间的平均距离。
10.根据权利要求9所述的刚挠性电路板，其特征在于，
在上述刚性印刷电路板上形成有多个导通孔，
上述多个导通孔之间的间隔从上述一主面向上述另一主面增大。
11.根据权利要求1所述的刚挠性电路板，其特征在于，
上述刚性印刷电路板具有板连接端子，该板连接端子用于将上述刚挠性电路板安装于母板上。
12.根据权利要求11所述的刚挠性电路板，其特征在于，
在上述刚性印刷电路板的表面设置有部件连接端子，该部件连接端子用于将电子部件安装于该刚性印刷电路板上，
上述第二导体从上述部件连接端子至上述板连接端子具有扇出方式。
13.一种电子设备，其特征在于，利用上述板连接端子将权利要求11所述的刚挠性电路板安装于母板上。
14.根据权利要求13所述的电子设备，其特征在于，
在上述刚性印刷电路板的表面安装有至少一个电子部件。
15.根据权利要求14所述的电子设备，其特征在于，
上述电子部件具有逻辑运算功能。
16.一种刚挠性电路板，该刚挠性电路板包括刚性印刷电路板以及具有挠性基材的挠性印刷电路板，其特征在于，
在上述挠性印刷电路板的上述挠性基材上具有第一导体，
上述刚性印刷电路板具有第二导体，
上述刚性印刷电路板具有由上述第二导体构成的端子，
另外，上述挠性印刷电路板具有上述第一导体，并且在上述刚性印刷电路板的至少相邻的两个边上连接有上述挠性印刷电路板，
上述第一导体与上述端子电连接。
17.根据权利要求16所述的刚挠性电路板，其特征在于，
上述刚性印刷电路板的外形呈矩形。
18.根据权利要求16所述的刚挠性电路板，其特征在于，
上述挠性印刷电路板从与上述刚性印刷电路板的连接部位向相对于上述刚性印刷电路板的外形的边具有锐角或者钝角的角度的方向延伸设置。
19.根据权利要求18所述的刚挠性电路板，其特征在于，
上述锐角为45℃，上述钝角为135℃。
20.根据权利要求16所述的刚挠性电路板，其特征在于，
上述挠性印刷电路板具有至少一处分支部位。
21.根据权利要求16所述的刚挠性电路板，其特征在于，
由上述第二导体构成的端子为端子列。
22.根据权利要求16所述的刚挠性电路板，其特征在于，
在上述刚性印刷电路板上连接有至少两个以上的刚性印刷电路板。
23.根据权利要求16所述的刚挠性电路板，其特征在于，
该刚挠性电路板还具有第二挠性印刷电路板，
上述挠性印刷电路板与上述第二挠性印刷电路板在上述刚性印刷电路板的厚度方向上错开地分别与上述刚性印刷电路板相连接。
24.根据权利要求16所述的刚挠性电路板，其特征在于，
上述挠性印刷电路板的至少一部分被埋入到上述刚性印刷电路板中，上述第一导体与上述第二导体在该被埋入的部分上电连接。
25.根据权利要求16所述的刚挠性电路板，其特征在于，
该刚挠性电路板具有绝缘层，该绝缘层覆盖上述挠性印刷电路板与上述刚性印刷电路板，并使上述挠性印刷电路板的至少一部分暴露，
在该绝缘层上形成有导体图案，
上述第一导体与上述绝缘层上的导体图案通过镀覆膜连接。
26.根据权利要求16所述的刚挠性电路板，其特征在于，
在上述刚性印刷电路板的一主面上设置有用于将电子部件安装到该刚性印刷电路板上的多个部件连接端子，在另一主面上设置有多个板连接端子，
上述部件连接端子之间的平均距离小于上述板连接端子之间的平均距离。
27.根据权利要求26所述的刚挠性电路板，其特征在于，
在上述刚性印刷电路板上形成有多个导通孔，
上述多个导通孔之间的间隔从上述一主面向上述另一主面增大。
28.根据权利要求16所述的刚挠性电路板，其特征在于，
上述刚性印刷电路板具有板连接端子，该板连接端子用于将上述刚挠性电路板安装于母板上。
29.根据权利要求28所述的刚挠性电路板，其特征在于，
在上述刚性印刷电路板的表面设置有部件连接端子，该部件连接端子用于将电子部件安装于该刚性印刷电路板上，
上述第二导体从上述部件连接端子至上述板连接端子具有扇出方式。
30.一种电子设备，其特征在于，该电子设备利用上述板连接端子将权利要求28所述的刚挠性电路板安装于母板上而形成。
31.根据权利要求30所述的电子设备，其特征在于，
在上述刚性印刷电路板的表面安装有至少一个电子部件。
32.根据权利要求31所述的电子设备，其特征在于，
上述电子部件具有逻辑运算功能。
CN2008801306835A 2008-08-29 2008-12-19 刚挠性电路板以及电子设备 Expired - Fee Related CN102113425B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9305208P 2008-08-29 2008-08-29
US61/093,052 2008-08-29
PCT/JP2008/073260 WO2010023773A1 (ja) 2008-08-29 2008-12-19 フレックスリジッド配線板及び電子デバイス

Publications (2)

Publication Number Publication Date
CN102113425A true CN102113425A (zh) 2011-06-29
CN102113425B CN102113425B (zh) 2013-05-08

Family

ID=41720961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801306835A Expired - Fee Related CN102113425B (zh) 2008-08-29 2008-12-19 刚挠性电路板以及电子设备

Country Status (6)

Country Link
US (1) US20100051326A1 (zh)
JP (1) JP5097827B2 (zh)
KR (1) KR20100095033A (zh)
CN (1) CN102113425B (zh)
TW (1) TWI387408B (zh)
WO (1) WO2010023773A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104853542A (zh) * 2015-04-17 2015-08-19 广州杰赛科技股份有限公司 一种刚挠结合板的制作方法
CN104170536B (zh) * 2012-02-23 2017-07-28 株式会社村田制作所 树脂多层基板
CN111954366A (zh) * 2019-05-17 2020-11-17 欣兴电子股份有限公司 电路板结构及其制造方法
CN112640098A (zh) * 2020-01-14 2021-04-09 深圳市大疆创新科技有限公司 一种芯片封装结构及封装方法
US11114782B2 (en) 2019-05-14 2021-09-07 Unimicron Technology Corp. Method of manufacturing circuit board structure

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5106341B2 (ja) 2008-10-02 2012-12-26 株式会社ジャパンディスプレイイースト 表示装置
KR101051491B1 (ko) 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
US20120325524A1 (en) * 2011-06-23 2012-12-27 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
CN103687284B (zh) * 2013-12-11 2017-02-15 广州兴森快捷电路科技有限公司 飞尾结构的刚挠结合线路板及其制作方法
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
JP2016066710A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 フレックスリジッド配線板
JP6302568B2 (ja) * 2014-12-08 2018-03-28 株式会社フジクラ 伸縮性基板
KR20170009652A (ko) * 2015-07-17 2017-01-25 삼성전자주식회사 배선 기판 및 이를 포함하는 메모리 시스템
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
CN111511100B (zh) * 2019-01-30 2021-09-24 京东方科技集团股份有限公司 柔性电路板及制作方法、电子装置模组及电子装置
TWI726427B (zh) * 2019-09-27 2021-05-01 友達光電股份有限公司 元件基板
CN111010820A (zh) * 2019-12-27 2020-04-14 上海嘉捷通电路科技股份有限公司 一种软板区重叠设计的软硬结合板制作方法
JP7438905B2 (ja) * 2020-09-17 2024-02-27 株式会社東芝 ディスク装置
KR20220145988A (ko) 2021-04-22 2022-11-01 삼성전자주식회사 반도체 장치
TWI808614B (zh) * 2022-01-17 2023-07-11 大陸商廣東則成科技有限公司 軟硬複合板的製程

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2946726C2 (de) * 1979-11-20 1982-05-19 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Leiterplatte mit starren und flexiblen Bereichen und Verfahren zu deren Herstellung
US5097390A (en) * 1986-12-10 1992-03-17 Interflex Corporation Printed circuit and fabrication of same
US4923406A (en) * 1988-11-17 1990-05-08 Magnetic Peripherals Inc. Spindle motor flex cable
US5009605A (en) * 1990-03-13 1991-04-23 Hughes Aircraft Company Flat electrical connector assembly with precisely aligned soldering traces
US5121297A (en) * 1990-12-31 1992-06-09 Compaq Computer Corporation Flexible printed circuits
JP3371441B2 (ja) * 1992-04-02 2003-01-27 ソニー株式会社 カメラの光学ブロック
JPH0723267A (ja) * 1993-06-30 1995-01-24 Sony Corp 電子機器及び撮像装置
JPH11330656A (ja) * 1998-05-18 1999-11-30 Seiko Precision Inc プリント基板の接合構造
US6099745A (en) * 1998-06-05 2000-08-08 Parlex Corporation Rigid/flex printed circuit board and manufacturing method therefor
JP2000082340A (ja) * 1998-09-02 2000-03-21 Furukawa Electric Co Ltd:The ワイヤハーネス
US6193526B1 (en) * 1999-02-16 2001-02-27 Hubbell Incorporated Wiring unit with angled insulation displacement contacts
US6543131B1 (en) * 1999-03-10 2003-04-08 Tessera, Inc. Microelectronic joining processes with temporary securement
US6774474B1 (en) * 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
US6384890B1 (en) * 1999-11-15 2002-05-07 National Semiconductor Corporation Connection assembly for reflective liquid crystal projection with branched PCB display
WO2004012488A1 (ja) * 2002-07-25 2004-02-05 Fujitsu Limited マルチワイヤ基板及びその製造方法、並びに、マルチワイヤ基板を有する電子機器
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
DE102005012404B4 (de) * 2005-03-17 2007-05-03 Siemens Ag Leiterplatte
JP4893175B2 (ja) * 2006-03-20 2012-03-07 住友ベークライト株式会社 回路板
JP2008004908A (ja) * 2006-03-20 2008-01-10 Sumitomo Bakelite Co Ltd 回路板
US7265719B1 (en) * 2006-05-11 2007-09-04 Ball Aerospace & Technologies Corp. Packaging technique for antenna systems
JP4254883B2 (ja) * 2006-05-29 2009-04-15 エプソンイメージングデバイス株式会社 配線基板、実装構造体及びその製造方法
US8071883B2 (en) * 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
EP2268113A1 (en) * 2006-10-24 2010-12-29 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104170536B (zh) * 2012-02-23 2017-07-28 株式会社村田制作所 树脂多层基板
US9769917B2 (en) 2012-02-23 2017-09-19 Murata Manufacturing Co., Ltd. Resin multilayer substrate
US10080280B2 (en) 2012-02-23 2018-09-18 Murata Manufacturing Co., Ltd. Resin multilayer substrate
CN104853542A (zh) * 2015-04-17 2015-08-19 广州杰赛科技股份有限公司 一种刚挠结合板的制作方法
CN104853542B (zh) * 2015-04-17 2018-07-06 广州杰赛科技股份有限公司 一种刚挠结合板的制作方法
US11114782B2 (en) 2019-05-14 2021-09-07 Unimicron Technology Corp. Method of manufacturing circuit board structure
US11600936B2 (en) 2019-05-14 2023-03-07 Unimicron Technology Corp. Circuit board structure
CN111954366A (zh) * 2019-05-17 2020-11-17 欣兴电子股份有限公司 电路板结构及其制造方法
CN112640098A (zh) * 2020-01-14 2021-04-09 深圳市大疆创新科技有限公司 一种芯片封装结构及封装方法

Also Published As

Publication number Publication date
CN102113425B (zh) 2013-05-08
WO2010023773A1 (ja) 2010-03-04
US20100051326A1 (en) 2010-03-04
TW201010536A (en) 2010-03-01
KR20100095033A (ko) 2010-08-27
JP5097827B2 (ja) 2012-12-12
JPWO2010023773A1 (ja) 2012-01-26
TWI387408B (zh) 2013-02-21

Similar Documents

Publication Publication Date Title
CN102113425B (zh) 刚挠性电路板以及电子设备
CN102090159B (zh) 刚挠性电路板以及其电子设备
US8609991B2 (en) Flex-rigid wiring board and method for manufacturing the same
CN102265717B (zh) 刚挠性电路板及其制造方法
US7842886B2 (en) Transmission cable
CN102037797B (zh) 印刷电路板及其制造方法
CN101836519B (zh) 刚挠性电路板及其制造方法
CN102026480A (zh) 刚挠性电路板及其制造方法
CN103167727A (zh) 电路板及其制造方法
CN101794003A (zh) 光电混载布线板及其制造方法
US20080000680A1 (en) Printed circuit board and method of manufacturing the same
CN101785106A (zh) 包括半导体组件的半导体装置及其制造方法
KR20160120011A (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
CN111972051A (zh) 用于电磁干扰屏蔽的组件及方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
CN111463187B (zh) 基于系统级封装的柔性装置及其制造方法
EP2161747A1 (en) Electronic component package and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130508

Termination date: 20181219

CF01 Termination of patent right due to non-payment of annual fee