Nothing Special   »   [go: up one dir, main page]

CN102026480A - 刚挠性电路板及其制造方法 - Google Patents

刚挠性电路板及其制造方法 Download PDF

Info

Publication number
CN102026480A
CN102026480A CN2010102873220A CN201010287322A CN102026480A CN 102026480 A CN102026480 A CN 102026480A CN 2010102873220 A CN2010102873220 A CN 2010102873220A CN 201010287322 A CN201010287322 A CN 201010287322A CN 102026480 A CN102026480 A CN 102026480A
Authority
CN
China
Prior art keywords
mentioned
conductive pattern
conductor
hole
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102873220A
Other languages
English (en)
Inventor
青山雅一
石原辉幸
志比田昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102026480A publication Critical patent/CN102026480A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一种刚挠性电路板及其制造方法，该刚挠性电路板具有挠性电路板(13)。并且，挠性电路板(13)包括挠性基板(131)、形成于上述挠性基板(131)两面的第一导体图案(132)及第二导体图案(133)。在此，上述第一导体图案(132)与第二导体图案(133)通过形成在贯通上述挠性基板(131)的孔(21)内的导体(21a)而相互电连接。另外，上述导体(21a)由导电性糊剂构成。

Description

刚挠性电路板及其制造方法
技术领域
本发明涉及一种刚挠性电路板及其制造方法。
背景技术
在专利文献1至3中公开了一种具有屏蔽层的挠性电路板。
另外，在专利文献4和专利文献5中公开了一种挠性区域的导体与刚性区域的导体通过镀处理而相互连接的刚挠性电路板。
专利文献1：日本专利申请公开2006-186110号公报
专利文献2：日本专利申请公开2008-211053号公报
专利文献3：日本专利申请公开2008-21960号公报
专利文献4：日本专利申请公开2006-210448号公报
专利文献5：日本专利第4021472号公报
发明内容
发明要解决的问题
在专利文献4或者专利文献5所记载的刚挠性电路板中，为了通过镀处理进行连接而需要镀液，从而认为对环境影响较大。
本发明的目的在于不通过镀处理而使挠性区域的导体与刚性区域的导体相互电连接。
用于解决问题的方案
本发明的第一观点所涉及的刚挠性电路板包括挠性基板以及形成于上述挠性基板的一个面的第一导体图案和形成于上述挠性基板的另一个面的第二导体图案，该刚挠性电路板的特征在于，上述第一导体图案与上述第二导体图案通过形成在贯通上述挠性基板的第一孔内的导体而相互电连接，上述导体由导电性糊剂形成。
本发明的第二观点所涉及的刚挠性电路板包括：挠性基板，其以表面和背面中的一面为第一面而以另一面为第二面；第一导体图案，其形成于上述挠性基板的第一面；第二导体图案，其形成于上述挠性基板的第二面；绝缘层，其形成于上述第二导体图案上；以及屏蔽层，其形成于上述绝缘层上，该刚挠性电路板的特征在于，形成有贯通上述绝缘层、上述第二导体图案及上述挠性基板而到达上述第一导体图案的孔，上述第一导体图案与上述第二导体图案通过形成在上述孔内的导体而相互电连接，上述导体由导电性糊剂形成。
本发明的第三观点所涉及的刚挠性电路板的制造方法的特征在于，包括以下步骤：在挠性基板的一个面形成第一导体图案，在上述挠性基板的另一个面形成第二导体图案；形成贯通上述第二导体图案和上述挠性基板的第一孔；以及在上述第一孔内形成由导电性糊剂形成的导体，通过该导体使上述第一导体图案与上述第二导体图案相互电连接。
此外，“导电性糊剂”是指将具有导电性的微颗粒以规定浓度与具有粘性的粘合剂混合而成的糊剂。粘合剂是指颗粒之间连接的树脂等。导电性糊剂与通过镀处理形成的导体(镀覆膜)不同。
孔的“直径”还包括具有圆以外的开口形状的孔的开口宽度。孔的“直径”在圆的情况下意味着直径，在圆以外的情况下意味着
Figure BSA00000277969200021
发明的效果
根据本发明，不通过镀处理而能够使挠性区域的导体与刚性区域的导体相互电连接。
附图说明
图1是本发明的实施方式所涉及的刚挠性电路板的截面图。
图2是图1的俯视图。
图3是本实施方式所涉及的挠性电路板的截面图。
图4A是表示挠性电路板中的导体图案连接部的截面图。
图4B是表示挠性电路板中的导体图案连接部的俯视图。
图5是表示刚性电路板与挠性电路板的连接部的截面图。
图6是用于说明制造挠性电路板的第一工序的图。
图7是用于说明制造挠性电路板的第二工序的图。
图8A是用于说明制造挠性电路板的第三工序的图。
图8B是用于说明制造挠性电路板的第四工序的图。
图9是用于说明制造挠性电路板的第五工序的图。
图10是用于说明制造挠性电路板的第六工序的图。
图11是用于说明制造挠性电路板的第七工序的图。
图12是用于说明准备芯基板的上层绝缘层的工序的图。
图13是用于说明准备第一隔板的工序的图。
图14是用于说明准备第二隔板的工序的图。
图15A是用于说明制造芯基板的第一工序的图。
图15B是用于说明制造芯基板的第二工序的图。
图15C是用于说明制造芯基板的第三工序的图。
图16是用于说明接合芯基板与挠性电路板的第一工序的图。
图17是用于说明接合芯基板与挠性电路板的第二工序的图。
图18是用于说明接合芯基板与挠性电路板的第三工序的图。
图19是用于说明接合芯基板与挠性电路板的第四工序的图。
图20是用于说明接合芯基板与挠性电路板的第五工序的图。
图21是用于说明接合芯基板与挠性电路板的第六工序的图。
图22是用于说明形成上层布线层的第一工序的图。
图23是用于说明形成上层布线层的第二工序的图。
图24是用于说明形成上层布线层的第三工序的图。
图25是用于说明形成用于挠性电路板弯曲的空间的第一工序的图。
图26是用于说明形成用于挠性电路板弯曲的空间的第二工序的图。
图27是用于说明形成用于挠性电路板弯曲的空间的第三工序的图。
图28是例示具有多个导体图案连接部的挠性电路板的图。
图29是例示挠性基板包含多层的挠性电路板的图。
图30A是表示挠性电路板中的导体图案连接部的孔的形状的第一其它例的图。
图30B是表示挠性电路板中的导体图案连接部的孔的形状的第二其它例的图。
图31是例示挠性电路板中的导体图案连接部的孔为直孔的刚挠性电路板的图。
图32是例示挠性电路板中的导体图案连接部的导体形成为与两面的屏蔽层连接的刚挠性电路板的图。
图33是例示挠性电路板中的导体图案连接部的孔仅贯通挠性基板的刚挠性电路板的图。
图34是例示挠性电路板中的导体图案连接部的导体仅形成于孔的壁面的刚挠性电路板的图。
图35是例示作为单面电路板的刚挠性电路板的图。
图36是例示具有电子部件的刚挠性电路板的图。
图37是例示由通孔形成的层间连接导体的图。
图38是例示由填充通路孔形成的层间连接导体的图。
图39是例示悬尾结构的图。
附图标记说明
10：刚挠性电路板；10a：端子；11：第一刚性电路板；12：第二刚性电路板；13：挠性电路板；13a：信号线；13b：GND(接地)线；20：孔；20a：导体；20b：绝缘体；21：第一孔；21a：导体；22：第二孔；22a：导体；100：刚性基板；100a、100b：导体图案；101、102：绝缘层；103～106：绝缘层；103a～106a：通路孔；103b～106b：层间连接导体；103c～106c：导体图案；107、108：绝缘层；107a、108a：通路孔；111、121：通路孔；112、122：导体；113、123：引出图案；114、124：导体图案；131：挠性基板；131a：第一挠性层；131b：第二挠性层；132：导体层(第一导体图案)；133：导体层(第二导体图案)；134、135：绝缘层；136、137：屏蔽层；138、139：覆盖层(上层绝缘层)；200：基板(芯基板)；200a：通孔(贯通孔)；200b：树脂；201～206：布线层；207、208：导体；207b、208b：外部连接端子；209a、209b：阻焊层；210a、210b：开口；211、212：第一隔板；213、214：第二隔板；215a～215d：切割线；301、302：结构体；501～503：电子部件；1001：导电性糊剂；1002：金属掩模；1003：刮板。
具体实施方式
下面，参照附图来详细说明本发明的实施方式。此外，图中的箭头Z1、Z2分别指与电路板的主面(表面和背面)的法线方向(或者芯基板的厚度方向)相当的电路板的层叠方向。另一方面，箭头X1、X2及Y1、Y2分别指与层叠方向正交的方向(与电路板的主面平行的方向)。电路板的主面为X-Y平面。另外，电路板的侧面为X-Z平面或者Y-Z平面。
在本实施方式中，将电路板的两个主面称为第一面(箭头Z1侧的面)、第二面(箭头Z2侧的面)。在层叠方向上，将接近芯基板(基板200)一侧称为下层，将远离芯基板一侧称为上层。将包括能够作为布线而发挥功能的导体图案的层称为布线层。布线层也包括满图案。将形成于通孔的侧面的导体称为通孔导体。另外，将形成于通路孔中的使上层布线层与下层布线层相互电连接的导体称为层间连接导体。
如图1及图2(图1的俯视图)所示，本实施方式的刚挠性电路板10具备第一刚性电路板11、第二刚性电路板12及挠性电路板13。在水平方向上隔开间隔地排列设置第一刚性电路板11和第二刚性电路板12及挠性电路板13。在挠性电路板13的第一面和第二面的各面上具有信号线13a和GND(接地)线13b。信号线13a与第一刚性电路板11及第二刚性电路板12的信号线电连接，接地线13b与第一刚性电路板11及第二刚性电路板12的接地线电连接。
例如图3所示，挠性电路板13具有挠性基板131、导体层132和133、绝缘层134和135、屏蔽层136和137及覆盖层138和139。
挠性基板131例如含有绝缘性聚酰亚胺或者液晶聚合物。挠性基板131的厚度例如为20～50μm，优选为30μm左右。
导体层132(第一导体图案)和导体层133(第二导体图案)包括例如含有铜的导体图案。导体层132、133的厚度例如为5～15μm左右。导体层132形成于挠性基板131的第一面，导体层133形成于挠性基板131的第二面。导体层132和133例如构成使第一刚性电路板11与第二刚性电路板12相互电连接的条状布线。
绝缘层134和135例如含有聚酰亚胺。绝缘层134、135的厚度例如为5～15μm左右。绝缘层134形成于导体层132上，绝缘层135形成于导体层133上。绝缘层134和135使导体层132和133与外部绝缘。
在绝缘层135、导体层133及挠性基板131内形成贯通绝缘层135、导体层133及挠性基板131而到达导体层132的孔20。孔20包括第一孔21和第二孔22。第一孔21形成于导体层133和挠性基板131。第一孔21的一端(第二面侧)开口，第一孔21的另一端(第一面侧)被导体层132封住。第二孔22形成于绝缘层135。
如图4A所示，第二孔22的直径d 12大于第一孔21的直径d11。第二孔22与第一孔21相连通。第一孔21和第二孔22的开口形状例如图4B所示呈圆形。但是并不限定于此，第一孔21和第二孔22的开口形状也可以是圆以外的形状。
对第一孔21填充导体21a，对第二孔22填充导体22a。导体层132与导体层133通过导体21a而相互电连接。如前面图2所示，在本实施方式中，在挠性基板131的第一面和第二面形成有信号线13a和接地线13b。信号线13a和接地线13b是被包括在导体层132、133中的导体图案。通过导体21a而连接的导体层132、133例如是接地线13b。另一方面，在信号线13a上不形成孔20、导体21a等。但是并不限定于此，根据用途等，能够通过导体21a来连接任意的导体图案。以与形成在绝缘层135上的屏蔽层137连接的方式形成导体21a和22a。即，导体21a和22a由与屏蔽层137相同的材料构成，与屏蔽层137电连接。通过与屏蔽层137连接地形成导体21a和22a，能够得到稳定的接地连接。另外，能够一起形成导体21a和22a及屏蔽层137。
屏蔽层136和137由导电性糊剂构成。导电性糊剂例如含有银的微粒。导电性糊剂优选含有银、金、铜、碳中的至少一种。特别是银的导电率较高，因此在降低噪声方面较有效。但是并不限定于此，导电性糊剂的材料是任意的。屏蔽层136形成于绝缘层134上，屏蔽层137形成于绝缘层135上。屏蔽层136和137对从外部向导体层132和133的电磁噪声以及从导体层132、133向外部的电磁噪声进行屏蔽。
覆盖层138和139(上层绝缘层)例如含有聚酰亚胺。覆盖层138、139的厚度例如为5～15μm左右。覆盖层138形成于绝缘层134上，覆盖层139形成于绝缘层135上。覆盖层138覆盖屏蔽层136，覆盖层139覆盖屏蔽层137。覆盖层138和139使挠性电路板13整体与外部绝缘并且保护挠性电路板13整体。
如图1所示，挠性电路板13的两个端部分别与第一刚性电路板11和第二刚性电路板12相连接。第一刚性电路板11和第二刚性电路板12经由挠性电路板13而相互连接。即，隔着挠性电路板13而相对配置第一刚性电路板11和第二刚性电路板12。
在图5中放大示出图1中的区域R1(第一刚性电路板11与挠性电路板13的接合部分)。此外，第二刚性电路板12与挠性电路板13的连接部分的结构与第一刚性电路板11与挠性电路板13的连接部分的结构相同。因而，在此仅详细说明第一刚性电路板11与挠性电路板13的连接部分的结构，省略其它连接部分的详细说明。
在由挠性电路板13、刚性基板100及绝缘层101和102分隔出的空间(这些部件之间的空隙)内填充有树脂200b。树脂200b例如从绝缘层101和102流出并与绝缘层101和102固化为一体。绝缘层101和102夹持挠性电路板13的端部且与覆盖层138和139有重合。
通路孔111形成于绝缘层101，到达导体层132。通路孔121形成于绝缘层102，到达导体层133。通路孔111和121呈锥形形状。在通路孔111的壁面(侧面和底面)形成导体112，在通路孔121的壁面形成导体122。导体112和122例如由铜镀覆膜构成。在导体112、122内侧填充上层绝缘层103、104的树脂。
在绝缘层101上形成与导体112连接的引出图案113。在绝缘层102上形成与导体122连接的引出图案123。引出图案113和123例如由铜镀覆膜构成。
并且，与其它导体图案绝缘的导体图案114、124被配置于比挠性电路板13与刚性基板100的边界更靠近挠性电路板13的一侧。导体图案114和124对在第一刚性电路板11内产生的热量进行散热。
在本实施方式的刚挠性电路板10中，第一刚性电路板11和第二刚性电路板12及挠性电路板13不通过连接器而电连接。因此，即使在由于落下等而受到冲击的情况下，也不会因为连接器脱落而产生接触不良。
挠性电路板13分别插入(被嵌入)到第一刚性电路板11、第二刚性电路板12，由此第一刚性电路板11和第二刚性电路板12利用该插入的部分(被嵌入的部分)而相互电连接。由此，该连接位置被第一刚性电路板11、第二刚性电路板12粘接以及加强。
第一刚性电路板11和第二刚性电路板12是积层多层印刷电路板。此外，第一刚性电路板11的结构与第二刚性电路板12的结构相同。因而，在此仅详细说明第一刚性电路板11的结构，省略对第二刚性电路板12的结构的详细说明。
如图1所示，第一刚性电路板11具有基板200、绝缘层101～108、布线层201～206及导体207和208。此外，绝缘层103～108作为层间绝缘层而发挥功能。绝缘层103～108例如由固化的预浸料构成。作为预浸料，使用例如对玻璃纤维或者芳族聚酰胺纤维等基材浸渍环氧树脂、聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等树脂而得到的材料。
基板200相当于芯基板。基板200具有刚性基板100及导体图案100a和100b。
刚性基板100例如含有环氧树脂。环氧树脂优选例如通过树脂浸渍处理而包含玻璃纤维、芳族聚酰胺纤维等加强材料。加强材料是热膨胀率小于主材料(环氧树脂)的材料。刚性基板100的厚度例如为50～105μm，优选为100μm左右。刚性基板100的厚度与挠性电路板13的厚度大致相同。
在刚性基板100的第一面形成导体图案100a，在刚性基板100的第二面形成导体图案100b。导体图案100a、100b在规定位置处与上层导体电连接。导体图案100a和100b例如含有铜。
在基板200的第一面形成绝缘层101，在基板200的第二面形成绝缘层102。绝缘层101和102由固化的预浸料构成。绝缘层101和102的厚度例如为50～100μm，优选为50μm左右。
在绝缘层101上形成布线层201，在绝缘层102上形成布线层202。如图1所示，在刚性基板100及绝缘层101、102内形成有通孔(贯通孔)200a。并且，形成于通孔200a内的通孔导体使布线层201与布线层202相互电连接。如图5所示，在布线层201包括引出图案113和导体图案114，在布线层202包括引出图案123和导体图案124。
在绝缘层101的上层形成绝缘层103，在绝缘层102的上层形成绝缘层104。在绝缘层103上形成布线层203，在绝缘层104上形成布线层204。在绝缘层103形成通路孔130a，在绝缘层104形成通路孔104a。在通路孔103a内填充层间连接导体103b，在通路孔104a内填充层间连接导体104b。层间连接导体103b和104b例如由铜镀覆膜构成。
在绝缘层103上形成布线层203，在绝缘层104上形成布线层204。在布线层203包括导体图案103c，在布线层204包括导体图案104c。层间连接导体103b连接引出图案113与导体图案103c，层间连接导体104b连接引出图案123与导体图案104c。
在绝缘层103的上层形成绝缘层105，在绝缘层104的上层形成绝缘层106。在绝缘层105上形成布线层205，在绝缘层106上形成布线层206。在绝缘层105形成通路孔105a，在绝缘层106形成通路孔106a。在通路孔105a内填充层间连接导体105b，在通路孔106a内填充层间连接导体106b。层间连接导体105b和106b例如由铜镀覆膜构成。
在绝缘层105上形成布线层205，在绝缘层106上形成布线层206。在布线层205包括导体图案105c，在布线层206包括导体图案106c。层间连接导体105b连接导体图案103c与导体图案105c，层间连接导体106b连接导体图案104c与导体图案106c。
在绝缘层105的上层形成绝缘层107，在绝缘层106的上层形成绝缘层108。在绝缘层107形成通路孔107a，在绝缘层108形成通路孔108a。在通路孔107a内形成导体207，在通路孔108a内形成导体208。在绝缘层107上形成阻焊层209a，在绝缘层108上形成阻焊层209b。阻焊层209a和209b分别由例如使用了丙烯环氧类树脂的感光性树脂、以环氧树脂为主体的热固性树脂或者紫外线固化型树脂等构成。
在阻焊层209a形成开口210a，在阻焊层209b形成开口210b。在开口210a内形成外部连接端子207b，在开口210b内形成外部连接端子208b。在导体207上形成外部连接端子207b，在导体208上形成外部连接端子208b。外部连接端子207b、208b例如被使用于与其它电路板、电子部件等的电连接。刚挠性电路板10例如在单面或者两面安装其它电路板，由此能够作为便携式电话机等的电路基板而使用。
此外，布线层201～206、导体207、208也可以由铜以外的金属形成。另外，作为绝缘层101～108的材料还能够使用液状或者薄膜状的热固性树脂、热塑性树脂或者RCF(Resin Coatedcopper Foil：涂胶脂铜箔)。
下面，说明刚挠性电路板10的制造方法。
例如通过以下工序来准备(制造)挠性电路板13。
例如图6所示，操作员在含有聚酰亚胺的挠性基板131两面形成已形成图案的导体层132、133。也可以通过在形成导体膜(例如铜箔)之后对规定部位的导体进行蚀刻来形成导体图案。另外，也可以通过在未形成抗镀层图案的部分生长镀膜来形成导体图案。接着，例如图7所示，操作员在导体层132的第一面形成绝缘层134，在导体层133的第二面形成绝缘层135。
接着，例如图8A所示，操作员利用激光在绝缘层135形成第二孔22，在导体层133和挠性基板131形成第一孔21。由此，形成孔20。之后，例如图8B所示，使用化学药品、等离子体或者紫外线等来对孔20进行去沾污处理。
接着，操作员例如通过丝网印刷来形成屏蔽层136和137等。
具体地说，例如图9所示，在绝缘层135(或者134)上载置金属掩模1002。此时，在金属掩模1002与绝缘层135(或者134)之间设置规定的间隙。但是并不必须设置规定的间隙，也可以是金属掩模1002与绝缘层135(或者134)抵接。
接着，使用刮板1003将导电性糊剂1001涂敷到绝缘层135(或者134)上，并且使导电性糊剂1001填充到孔20。此时，第一孔21的第一面侧的端面被导体层132封住，由此导电性糊剂1001被可靠地填充到孔20内。另外，第二孔22的直径d12大于第一孔21的直径d11，由此抑制填充导电性糊剂1001时产生气孔。
之后，如图10所示，通过使导电性糊剂固化来形成屏蔽层136、137及导体21a、22a。此外，屏蔽层136、137及导体21a、22a的形成可以在两面同时进行，也可以在每个单面逐个进行。
接着，如图11所示，在屏蔽层136的第一面形成覆盖层138，在屏蔽层137的第二面形成覆盖层139。由此，屏蔽层136被覆盖层138覆盖，屏蔽层137被覆盖层139覆盖。
例如利用激光来将这样制作出的电路板切割成规定大小和形状，由此完成挠性电路板13(图3)。
例如图12所示，通过利用例如激光切断多个产品共用的材料来准备绝缘层101和102。
例如图13所示，通过利用例如激光切断多个产品共用的材料来准备第一隔板211和212。第一隔板211和212例如由聚酰亚胺膜构成。
例如图14所示，通过利用例如激光切断多个产品共用的材料来准备第二隔板213和214。第二隔板213和214例如是粘合板。
例如通过以下工序来准备(制造)基板200。
例如图15A所示，操作员准备双面覆铜层叠板。双面覆铜层叠板在刚性基板1004的第一面具有导体膜1004a，在刚性基板1004的第二面具有导体膜1004b。刚性基板1004例如含有环氧树脂。导体膜1004a、1004b例如是铜箔。
接着，例如图15B所示，操作员例如通过规定的光刻工序(预处理、层压、曝光、显影、蚀刻、剥膜、内层检查等)来对导体膜1004a、1004b进行图案形成。由此，形成导体图案100a和100b。
接着，例如图15C所示，操作员例如利用激光对其进行切断而得到基板200(芯基板)。之后，根据需要使其粗糙化。分别得到用于制造第一刚性电路板11的基板200和用于制造第二刚性电路板12的基板200。
例如通过以下工序，使用基板200、挠性电路板13、绝缘层101和102、第一隔板211和212及第二隔板213和214来制造刚挠性电路板10。
操作员对基板200、挠性电路板13及绝缘层101和102进行位置对准，例如图16所示那样进行配置。与基板200排列地配置挠性电路板13。
接着，例如图17所示，操作员在挠性电路板13的第一面侧配置第一隔板211，在挠性电路板13的第二面侧配置第一隔板212。并且，在第一隔板211的第一面侧配置第二隔板213，在第一隔板212的第二面侧配置第二隔板214。
接着，例如图18所示，操作员利用加压用夹具1005a和1005b来夹持所进行了上述位置对准的部件，例如进行几秒钟的热压。此时，利用销1006来对夹具1005a和1005b进行定位。由此，相对于主面大致垂直地进行加压。此外，为了防止夹具1005a和1005b与部件由于加压而粘接导致两者无法分开的情况，操作员在加压之前在夹具1005a和1005b与部件之间插入薄膜1007a和1007b。薄膜1007a和1007b例如含有PET(PolyEthyleneTerephthalate：聚对苯二甲酸乙二醇酯)。
在热压之后，例如图19所示，操作员在部件的外侧配置含有铜的导体膜201a、202a，对它们进行加压。例如使用液压机在温度200℃、压力40kgf、加压时间3hr的条件下进行该加压。由此，从构成绝缘层101、102的预浸料分别压出树脂200b(图5)，在刚性基板100与挠性电路板13之间的空隙内填充树脂200b。之后，例如通过加热来使绝缘层101、102与树脂200b一体化，并且使绝缘层101、102与覆盖层138和139重合(参照图5)。
接着，如图20所示，操作员例如通过照射CO2激光来形成通路孔111和121及通孔200a。之后，进行去沾污处理和软蚀刻。
接着，操作员进行PN镀处理(例如化学镀铜和电镀铜)。接着，例如图21所示，通过规定的光刻工序(预处理、层压、曝光、显影、蚀刻、剥膜、内层检查等)来对导体膜201a、202a进行图案形成。由此，形成布线层201和202。另外，在通孔200a内形成通孔导体。在绝缘层101的第一面形成导体112、引出图案113及导体图案114，在绝缘层102的第二面形成导体122、引出图案123及导体图案124。之后，根据需要使其粗糙化。
接着，例如图22所示，操作员在电路板的第一面侧配置绝缘层103，在电路板的第二面侧配置绝缘层104。并且，在绝缘层103的第一面侧配置导体膜203a，在绝缘层104的第二面侧配置导体膜204a。然后，经过加压、开孔、去沾污、PN镀处理(例如化学镀铜和电镀铜)、光刻工序，例如图23所示，形成布线层203和204。由此，在绝缘层103的第一面形成通路孔103a、层间连接导体103b及导体图案103c，在绝缘层104的第二面形成通路孔104a、层间连接导体104b及导体图案104c。之后，根据需要使其粗糙化。
接着，例如图24所示，操作员设置上层绝缘层105、106，同样地形成布线层205和206。由此，在绝缘层105的第一面形成通路孔105a、层间连接导体105b及导体图案105c，在绝缘层106的第二面形成通路孔106a、层间连接导体106b及导体图案106c。接着，操作员在电路板的第一面侧配置绝缘层107，在电路板的第二面侧配置绝缘层108。并且，在绝缘层107的第一面侧配置导体膜207a，在绝缘层108的第二面侧配置导体膜208a。然后，进行加压。
接着，例如图25所示，操作员例如利用激光来形成通路孔107a、108a及切割线215a～215d。之后，根据需要对通路孔107a、108a进行去沾污处理。通路孔107a形成于绝缘层107，通路孔108a形成于绝缘层108。切割线215a、215b形成于绝缘层103、105、107，切割线215c、215d形成于绝缘层104、106、108。此时，例如能够将导体图案114、124作为止挡件使用。另外，通过调整激光的照射能量或者照射时间，也能够对导体图案114、124进行某种程度的切割。
接着，例如图26所示，操作员经过PN镀处理(例如化学镀铜和电镀铜)、光刻工序来形成导体207和208。另外，例如通过丝网印刷或者层压等来在电路板表面形成阻焊层209a和209b。之后，例如通过加热来使阻焊层209a和209b固化。另外，根据需要进行图案形成、开孔及外形加工。
接着，例如图27所示，操作员从挠性电路板13剥下结构体301和302来去除结构体301和302。此时，由于配置有第一隔板211和212，因而容易分离。由此，挠性电路板13的中央部露出，在挠性电路板13的表面和背面(绝缘层的层叠方向)形成用于挠性电路板13挠曲(弯曲)的空间(图27中的区域R11和R12)。之后，根据需要例如利用掩模蚀刻来去除残存的导体。
接着，操作员例如利用光刻技术来在阻焊层209a、209b形成开口210a、210b(图1)。之后，印刷焊锡膏并进行回流焊，由此在开口210a、210b形成外部连接端子207b、208b(焊锡凸块)。由此，完成刚挠性电路板10(图1)。另外，根据需要进行外形加工、翘曲矫正、通电检查、外观检查或者最终检查。
在本实施方式的电路板及制造方法中，通过使用由导电性糊剂构成的导体21a和22a，能够不通过镀处理而使挠性区域的导体与刚性区域的导体相互电连接。因此不需要镀液，因而对环境影响较小。
另外，在本实施方式的电路板及制造方法中，与第一刚性电路板11或者第二刚性电路板12相比，挠性电路板13的电路板面积较窄而存在信号线13a(图2)集中的倾向，在该挠性电路板13中利用导体21a和22a能够将电源图案的面积形成得更小，从而能够降低信号噪声，由此在挠性电路板13上能够实现信号布线的高密度化。并且，其结果是能够实现刚挠性电路板10的高功能化。
并且，根据本实施方式的制造方法，能够通过简单的工序来形成导体21a和22a，因此在降低信号噪声、降低成本等方面较有利。
以上，说明了本发明的实施方式所涉及的刚挠性电路板及其制造方法，但是本发明并不限定于上述实施方式。例如还能够如下那样进行变形来实施。
一个挠性电路板13中的孔20及导体21a、22a的数量并不限定于一个，例如图28所示，也可以是多个(例如两个)。
挠性基板131也可以包含多层。例如图29所示，挠性基板131也可以包括第一挠性层131a和第二挠性层131b这两层。
孔20的开口形状是任意的。例如图30A所示，第一孔21和第二孔22也可以具有不同的形状(例如圆、四边形)。另外，例如图30B所示，也可以在第二孔22中形成多个(例如两个)第一孔21。
第二孔22的直径d 12大于第一孔21的直径d 11并不是必须的。例如图31所示，孔20也可以是直孔。在这种情况下，第一孔21与第二孔22具有相同的直径。
也可以如图32所示，形成贯通绝缘层135、导体层133、挠性基板131、导体层132及绝缘层134而形成孔20，与两面的屏蔽层136、137连接地形成孔20内的导体20a。
与屏蔽层136或137连接地形成孔20内的导体20a并不是必须的。也可以例如图33所示，形成仅贯通挠性基板131的孔20，通过孔20内的导体20a来使导体层132与导体层133相互电连接。另外导体20a也可以由与屏蔽层136、137不同的材料构成。另外导体20a也可以不与屏蔽层136、137电连接。并且，将导体20a填充到孔20内也不是必须的。也可以例如图34所示，仅在孔20的壁面形成导体20a。在这种情况下，在导体20a内侧例如填充绝缘体20b。在这些情况下也是，通过使用由导电性糊剂构成的导体20a，能够将对环境的影响抑制得较小。
关于其它点也是，在不脱离本发明的宗旨的范围内能够任意地变更刚挠性电路板10中的第一刚性电路板11、第二刚性电路板12或者挠性电路板13等的结构。
也可以例如图35所示，第一刚性电路板11、第二刚性电路板12是仅在芯基板的表面和背面中的一面具有导体(布线层)的单面电路板。
也可以例如图36所示，对刚挠性电路板10表面安装电子部件501、502或者内置电子部件503。
第一刚性电路板11与第二刚性电路板12的连接方式是任意的。例如也可以利用引线接合技术、倒装法连接等来连接。
使用于刚挠性电路板10的层间连接导体的种类是任意的。也可以例如图37所示，将导体122等设为通孔连接。但是，如果是这种结构，落下等引起的冲击集中于通孔的内壁部分，与保形通路孔相比，在通孔的肩部容易产生裂纹。另外也可以例如图38所示，在通路孔121内填充导体122，以填充通路孔来连接两个电路板。如果是这种结构，承受由于落下等引起的冲击的部分为通路整体，与保形通路孔相比，不容易产生裂纹。并且，也可以在保形通路孔内或者通孔内填充导电树脂。
也可以在挠性电路板13上连接三个以上的刚性电路板。另外，也可以如图39所示，省略第二刚性电路板12，例如设为挠性电路板13从第一刚性电路板11尾状地露出的结构，即所谓的悬尾结构。在图39的示例中，从第一刚性电路板11引出内层图案的一部分，在挠性电路板13的前端形成有端子10a。通过该端子10a能够与其它电路板、设备进行电连接。
在不脱离本发明的宗旨的范围内能够任意地变更上述实施方式的工序的内容和顺序。另外，根据用途等，也可以省略不需要的工序。
以上，说明了本发明的实施方式，但是应该理解为由于设计上的需要或者其它原因所需的各种修改、组合被包括在“权利要求书”所记载的发明、与“具体实施方式”所记载的具体例对应的发明的范围内。
产业上的可利用性
本发明所涉及的刚挠性电路板适合于电子设备的电路基板。另外，本发明所涉及的刚挠性电路板的制造方法适合于制造电子设备的电路基板。

Claims (13)

1.一种刚挠性电路板，包括挠性基板以及形成于上述挠性基板的一个面的第一导体图案和形成于上述挠性基板的另一个面的第二导体图案，该刚挠性电路板的特征在于，
上述第一导体图案与上述第二导体图案通过形成在贯通上述挠性基板的第一孔内的导体而相互电连接，
上述导体由导电性糊剂形成。
2.根据权利要求1所述的刚挠性电路板，其特征在于，
在上述第一导体图案和上述第二导体图案中的至少一个导体图案的上层具有屏蔽层，
上述屏蔽层由与上述导体相同的材料形成。
3.根据权利要求1所述的刚挠性电路板，其特征在于，
在上述第一导体图案和上述第二导体图案中的至少一个导体图案的上层具有屏蔽层，
上述屏蔽层与上述导体电连接。
4.根据权利要求1所述的刚挠性电路板，其特征在于，
在上述第一导体图案和上述第二导体图案中的至少一个导体图案上具有绝缘层，
在上述绝缘层中形成有与上述第一孔相连通的第二孔，该第二孔的直径大于上述第一孔的直径。
5.根据权利要求1至4中的任一项所述的刚挠性电路板，其特征在于，
上述第一孔的一端开口而另一端被封住。
6.根据权利要求1至4中的任一项所述的刚挠性电路板，其特征在于，
上述导电性糊剂含有银、金、铜、碳中的至少一种。
7.根据权利要求1至4中的任一项所述的刚挠性电路板，其特征在于，
上述第一导体图案和上述第二导体图案中的至少一个导体图案接地。
8.根据权利要求1至4中的任一项所述的刚挠性电路板，其特征在于，
上述挠性基板包含多层。
9.一种刚挠性电路板，包括：
挠性基板，其以表面和背面中的一面为第一面而以另一面为第二面；
第一导体图案，其形成于上述挠性基板的第一面；
第二导体图案，其形成于上述挠性基板的第二面；
绝缘层，其形成于上述第二导体图案上；以及
屏蔽层，其形成于上述绝缘层上，
该刚挠性电路板的特征在于，形成有贯通上述绝缘层、上述第二导体图案及上述挠性基板而到达上述第一导体图案的孔，
上述第一导体图案与上述第二导体图案通过形成在上述孔内的导体而相互电连接，
上述导体由导电性糊剂形成。
10.根据权利要求9所述的刚挠性电路板，其特征在于，
在上述孔内填充有上述导体。
11.根据权利要求9或10所述的刚挠性电路板，其特征在于，
上述导体形成为与上述屏蔽层一体地连接。
12.根据权利要求9或10所述的刚挠性电路板，其特征在于，
在上述绝缘层上具有上层绝缘层。
13.一种刚挠性电路板的制造方法，其特征在于，包括以下步骤：
在挠性基板的一个面形成第一导体图案，在上述挠性基板的另一个面形成第二导体图案；
形成贯通上述第二导体图案和上述挠性基板的第一孔；以及
在上述第一孔内形成由导电性糊剂形成的导体，通过该导体来使上述第一导体图案与上述第二导体图案相互电连接。
CN2010102873220A 2009-09-18 2010-09-16 刚挠性电路板及其制造方法 Pending CN102026480A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24357609P 2009-09-18 2009-09-18
US61/243,576 2009-09-18

Publications (1)

Publication Number Publication Date
CN102026480A true CN102026480A (zh) 2011-04-20

Family

ID=43755650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102873220A Pending CN102026480A (zh) 2009-09-18 2010-09-16 刚挠性电路板及其制造方法

Country Status (2)

Country Link
US (1) US8383948B2 (zh)
CN (1) CN102026480A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665949B (zh) * 2017-05-17 2019-07-11 Avary Holding (Shenzhen) Co., Limited. 柔性電路板及其製作方法
CN110087404A (zh) * 2018-01-25 2019-08-02 吉佳蓝科技股份有限公司 接合平整度被改善的柔性电路板
WO2020156475A1 (zh) * 2019-01-30 2020-08-06 京东方科技集团股份有限公司 柔性电路板及制作方法、电子装置模组及电子装置
CN113597086A (zh) * 2020-04-30 2021-11-02 鹏鼎控股(深圳)股份有限公司 传输线路板及其制作方法
US11419212B2 (en) 2019-01-30 2022-08-16 Chengdu Boe Optoelectronics Technology Co., Ltd. Flexible printed circuit and manufacturing method thereof, electronic device module and electronic device
US11500489B2 (en) 2019-01-30 2022-11-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Flexible circuit board and manufacturing method, display device, circuit board structure and display panel thereof
EP4319505A4 (en) * 2021-05-07 2024-10-09 Samsung Electronics Co Ltd FLEXIBLE PRINTED CIRCUIT BOARD AND FOLDABLE ELECTRONIC DEVICE COMPRISING SAME

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102577646B (zh) * 2009-09-30 2015-03-04 株式会社村田制作所 电路基板及其制造方法
US20120325524A1 (en) * 2011-06-23 2012-12-27 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
CN103688607B (zh) * 2011-07-20 2016-10-05 株式会社钟化 新颖的导电层一体型柔性印刷基板
WO2013125559A1 (ja) * 2012-02-23 2013-08-29 株式会社村田製作所 樹脂多層基板
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
JP2015082645A (ja) 2013-10-24 2015-04-27 イビデン株式会社 フレックスリジッド配線板及びフレックスリジッド配線板の製造方法
CN103687284B (zh) * 2013-12-11 2017-02-15 广州兴森快捷电路科技有限公司 飞尾结构的刚挠结合线路板及其制作方法
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
US20150338879A1 (en) * 2014-05-23 2015-11-26 Kabushiki Kaisha Toshiba Circuit board device
JP2016048723A (ja) * 2014-08-27 2016-04-07 イビデン株式会社 フレックスリジッド配線板
JP2016066711A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 フレックスリジッド配線板
JP6426067B2 (ja) * 2015-08-06 2018-11-21 日本メクトロン株式会社 多層フレキシブルプリント配線板およびその製造方法
US10466118B1 (en) 2015-08-28 2019-11-05 Multek Technologies, Ltd. Stretchable flexible durable pressure sensor
CN106572587B (zh) * 2015-10-08 2019-02-19 庆鼎精密电子（淮安）有限公司 柔性电路板及其制作方法
US10993635B1 (en) 2016-03-22 2021-05-04 Flextronics Ap, Llc Integrating biosensor to compression shirt textile and interconnect method
US11483923B2 (en) * 2016-03-30 2022-10-25 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Laminated component carrier with a thermoplastic structure
JP6700207B2 (ja) * 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法
US10881001B2 (en) * 2017-03-02 2020-12-29 Flex Ltd. Micro conductive thread interconnect component to make an interconnect between conductive threads in fabrics to PCB, FPC, and rigid-flex circuits
US10426029B1 (en) 2018-01-18 2019-09-24 Flex Ltd. Micro-pad array to thread flexible attachment
US10687421B1 (en) 2018-04-04 2020-06-16 Flex Ltd. Fabric with woven wire braid
US10575381B1 (en) 2018-06-01 2020-02-25 Flex Ltd. Electroluminescent display on smart textile and interconnect methods
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
US10985484B1 (en) 2018-10-01 2021-04-20 Flex Ltd. Electronic conductive interconnection for bridging across irregular areas in a textile product
US20220346239A1 (en) * 2021-04-23 2022-10-27 Advanced Semiconductor Engineering, Inc. Electronic device and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176388A (zh) * 2005-05-13 2008-05-07 大自达系统电子株式会社 屏蔽膜、屏蔽印刷电路板、屏蔽柔性印刷电路板、屏蔽膜制造方法及屏蔽印刷电路板制造方法
CN101272660A (zh) * 2008-05-05 2008-09-24 上海美维电子有限公司 一种软硬结合印制电路板的制造方法
US20090086450A1 (en) * 2007-10-02 2009-04-02 Denso Corporation Printed circuit board, method for manufacturing printed circuit board and electronic apparatus
CN101426331A (zh) * 2007-10-31 2009-05-06 富葵精密组件(深圳)有限公司 多层电路板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0421472A (ja) 1990-05-16 1992-01-24 Canon Inc プリンタ制御装置
DE69412952T2 (de) * 1993-09-21 1999-05-12 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils
DE69417684T2 (de) * 1993-10-29 1999-09-09 Dai-Ichi Kogyo Seiyaku Co. Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
US6671951B2 (en) * 1999-02-10 2004-01-06 Matsushita Electric Industrial Co., Ltd. Printed wiring board, and method and apparatus for manufacturing the same
JP3903701B2 (ja) * 2000-08-17 2007-04-11 松下電器産業株式会社 多層回路基板とその製造方法
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
US6831236B2 (en) * 2001-03-23 2004-12-14 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
TW545092B (en) * 2001-10-25 2003-08-01 Matsushita Electric Ind Co Ltd Prepreg and circuit board and method for manufacturing the same
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP2006186110A (ja) 2004-12-27 2006-07-13 Fujikura Ltd 多層配線基板の製造方法
JP2006210448A (ja) 2005-01-26 2006-08-10 Nec Corp フレックスリジット配線板及びその製造方法
JP4291279B2 (ja) * 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
KR100754080B1 (ko) 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
EP2268113A1 (en) 2006-10-24 2010-12-29 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
JP4325687B2 (ja) * 2007-02-23 2009-09-02 株式会社デンソー 電子装置
JP2008211053A (ja) 2007-02-27 2008-09-11 Sumitomo Electric Printed Circuit Inc フレキシブルプリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176388A (zh) * 2005-05-13 2008-05-07 大自达系统电子株式会社 屏蔽膜、屏蔽印刷电路板、屏蔽柔性印刷电路板、屏蔽膜制造方法及屏蔽印刷电路板制造方法
US20090086450A1 (en) * 2007-10-02 2009-04-02 Denso Corporation Printed circuit board, method for manufacturing printed circuit board and electronic apparatus
CN101426331A (zh) * 2007-10-31 2009-05-06 富葵精密组件(深圳)有限公司 多层电路板
CN101272660A (zh) * 2008-05-05 2008-09-24 上海美维电子有限公司 一种软硬结合印制电路板的制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665949B (zh) * 2017-05-17 2019-07-11 Avary Holding (Shenzhen) Co., Limited. 柔性電路板及其製作方法
CN110087404A (zh) * 2018-01-25 2019-08-02 吉佳蓝科技股份有限公司 接合平整度被改善的柔性电路板
WO2020156475A1 (zh) * 2019-01-30 2020-08-06 京东方科技集团股份有限公司 柔性电路板及制作方法、电子装置模组及电子装置
US11419212B2 (en) 2019-01-30 2022-08-16 Chengdu Boe Optoelectronics Technology Co., Ltd. Flexible printed circuit and manufacturing method thereof, electronic device module and electronic device
US11500489B2 (en) 2019-01-30 2022-11-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Flexible circuit board and manufacturing method, display device, circuit board structure and display panel thereof
US11589461B2 (en) 2019-01-30 2023-02-21 Chengdu Boe Optoelectronics Technology Co., Ltd. Flexible printed circuit and manufacturing method thereof, electronic device module and electronic device
US11765828B2 (en) 2019-01-30 2023-09-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Flexible printed circuit and manufacturing method thereof, electronic device module and electronic device
US11934606B2 (en) 2019-01-30 2024-03-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Flexible circuit board and manufacturing method, display device, circuit board structure and display panel thereof
CN113597086A (zh) * 2020-04-30 2021-11-02 鹏鼎控股(深圳)股份有限公司 传输线路板及其制作方法
EP4319505A4 (en) * 2021-05-07 2024-10-09 Samsung Electronics Co Ltd FLEXIBLE PRINTED CIRCUIT BOARD AND FOLDABLE ELECTRONIC DEVICE COMPRISING SAME

Also Published As

Publication number Publication date
US20110067904A1 (en) 2011-03-24
US8383948B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
CN102026480A (zh) 刚挠性电路板及其制造方法
CN102090159B (zh) 刚挠性电路板以及其电子设备
US8609991B2 (en) Flex-rigid wiring board and method for manufacturing the same
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
US9723729B2 (en) Printed wiring board
KR101208379B1 (ko) 배선판과 그 제조 방법
US8698269B2 (en) Wiring board with built-in imaging device and method for manufacturing same
US8275223B2 (en) Opto-electrical hybrid wiring board and method for manufacturing the same
EP2911484B1 (en) Printed circuit board and method of fabricating the same
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
KR20160002069A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR102445271B1 (ko) 인쇄회로기판
CN103167727A (zh) 电路板及其制造方法
US8334463B2 (en) Wiring board and method for manufacturing the same
CN102113425A (zh) 刚挠性电路板以及电子设备
CN101836519A (zh) 刚挠性电路板及其制造方法
US8040685B2 (en) Stacked wiring board and method of manufacturing stacked wiring board
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2020145462A (ja) 素子内蔵型印刷回路基板
US20160316557A1 (en) Printed circuit board, manufacturing method thereof and electronic component module
CN102598886A (zh) 电路板及其制造方法
KR102281458B1 (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP6735793B2 (ja) 複合基板及びリジッド基板
KR20150099072A (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110420