Nothing Special   »   [go: up one dir, main page]

CN101211863A - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN101211863A
CN101211863A CNA2007103063197A CN200710306319A CN101211863A CN 101211863 A CN101211863 A CN 101211863A CN A2007103063197 A CNA2007103063197 A CN A2007103063197A CN 200710306319 A CN200710306319 A CN 200710306319A CN 101211863 A CN101211863 A CN 101211863A
Authority
CN
China
Prior art keywords
pattern
grid
substrate
electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007103063197A
Other languages
English (en)
Other versions
CN101211863B (zh
Inventor
郑志炫
洪玄硕
林柄昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN101211863A publication Critical patent/CN101211863A/zh
Application granted granted Critical
Publication of CN101211863B publication Critical patent/CN101211863B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种液晶显示(LCD)器件，包括：被划分为像素部以及第一和第二焊盘部的第一基板；形成在第一基板的像素部的栅极和栅线；在栅极上方呈岛状形成的有源图案，在有源图案和栅极之间夹有第一绝缘膜，有源图案具有比栅极小的宽度；在第一基板上的有源图案的源极区域和漏极区域上形成的欧姆接触层；在第一基板的栅极上方呈岛状形成并通过欧姆接触层与有源图案的源极区域和漏极区域电连接的源极和漏极；形成在第一基板的像素部上并与栅线交叉以确定像素区域的数据线；形成在像素区域并与漏极电连接的像素电极；形成在第一基板上的第二绝缘膜；和以彼此面对的方式与第一基板粘接的第二基板。

Description

液晶显示器件及其制造方法
技术领域
本发明的实施方式涉及一种显示器件，尤其涉及一种液晶显示(LCD)器件及其制造方法。尽管本发明的实施方式可适用于较宽的应用范围，但尤其适用于通过使用两金属层叠结构而减小掩模数来简化制造工序和提高生产率，其还适用于在两金属层叠结构中形成正锥形(forward taper)。
背景技术
随着消费者对信息显示的关注度提高且对便携式(移动)信息器件的要求增加，轻且薄的平板显示器(“FPD”)的研究和商业化也在增加。
在FPD中，液晶显示器(“LCD”)是用于通过利用液晶的光学各向异性来显示图像的器件。LCD器件表现出优秀的分辨率以及颜色和图像质量，从而其广泛用于笔记本计算机或桌上显示器等。
LCD包括滤色片基板、阵列基板和形成在滤色片基板与阵列基板之间的液晶层。
通常用于LCD的有源矩阵(AM)驱动方法是通过使用非晶硅薄膜晶体管(a-Si TFT)作为开关元件来驱动像素部分中的液晶分子的方法。
在LCD的制造工序中，主要进行多个掩模工序(即光刻工序)来制造包含TFT的阵列基板，因此用于减小掩模工序数的方法可提高生产率。
现在将参照图1详细描述LCD的一般结构。
图1是表示一般LCD器件的分解透视图。
如图1中所示，LCD包括滤色片基板5、阵列基板10和形成在滤色片基板5与阵列基板10之间的液晶层30。
滤色片基板5包括具有实现红色R、绿色G和蓝色B的多个子滤色片7的滤色片(C)、用于分割子滤色片7并阻止光穿过液晶层30的黑矩阵6、和用于给液晶层30施加电压的透明公共电极8。
阵列基板10包括垂直和水平设置以确定多个像素区域(P)的栅线16和数据线17、形成在栅线16和数据线17的各个交点处的TFT开关元件、和形成在像素区域(P)上的像素电极18。
滤色片基板5和阵列基板10通过形成在图像显示区域边缘的密封剂(没有示出)以彼此面对的方式粘接，通过形成在滤色片基板5或阵列基板10上的粘接标记(attachement key)实现滤色片基板5和阵列基板10的粘接。
图2A到2E是顺序表示图1中的LCD的阵列基板制造工序的横截面图。
如图2A中所示，通过使用光刻工序(第一掩模工序)在基板上形成由导电材料形成的栅极21。
接着，如图2B中所示，在其上形成有栅极21的基板10的整个表面上顺序沉积第一绝缘膜15a、非晶硅薄膜和n+非晶硅薄膜，并且通过使用光刻工序(第二掩模工序)将非晶硅薄膜和n+非晶硅薄膜选择性地构图，从而在栅极21上形成非晶硅薄膜的有源图案24。
在该情形中，在有源图案24上形成以与有源图案24相同形式被构图的n+非晶硅薄膜图案25。
之后，如图2C中所示，在阵列基板10的整个表面上沉积导电金属材料并通过使用光刻工序(第三掩模工序)选择性地构图，从而在有源图案24的上部形成源极22和漏极23。此时，通过第三掩模工序移除形成在有源图案24上的一部分n+非晶硅薄膜图案，从而在有源图案24与源极22和漏极23之间形成了欧姆接触层25’。
随后，如图2D中所示，在其上形成有源极22和漏极23的阵列基板10的整个表面上沉积第二绝缘膜15b，通过光刻工序(第四掩模工序)移除一部分第二绝缘膜15b，从而形成暴露出一部分漏极23的接触孔40。
如图2E中所示，在阵列基板10的整个表面上沉积透明导电金属材料并通过使用光刻工序(第五掩模工序)选择性地构图，从而形成通过接触孔40与漏极23电连接的像素电极18。
如上所述，在依照相关技术制造包含TFT的阵列基板中，必须进行总共五轮光刻工序来构图栅极、有源图案、源极和漏极、接触孔和像素电极。
光刻工序是将形成在掩模上的图案转移到其上沉积有薄膜的基板上以形成所需图案的工序，其包括多个工序，如涂敷光敏溶液的工序、曝光工序和显影工序等，最终导致生产率下降。
尤其是，因为设计用于形成图案的掩模十分昂贵，所以随着工序中使用的掩模数增加，LCD的制造成本成比例地增加。
已经提出了下述技术，即通过使用具有狭缝(衍射)掩模的单掩模工序形成有源图案和源极及漏极而进行四轮掩模工序来制造阵列基板。
然而，因为通过进行两次蚀刻工序而同时构图有源图案、源极和漏极以及数据线，所以有源图案突出地保留在源极、漏极和数据线的下部附近。
突出保留的有源图案由本征非晶硅薄膜形成，从而突出保留的有源图案暴露于来自下面背光的光，产生了光电流。非晶硅薄膜与来自背光的闪光轻微发生反应，并重复地变为激活和非激活，这导致光电流的变化。光电流分量的变化与相邻像素电极中流动的信号耦合，从而使位于像素电极处的液晶分子的移动扭曲。结果，产生了波动噪声，从而在LCD屏幕上出现了波动的细线。
此外，因为位于数据线下部的有源图案具有从数据线两侧突出特定高度的部分，所以像素部的开口区域被突出高度更多地占据，从而导致LCD孔径比的减小。
发明内容
因此，本发明的实施方式涉及一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的液晶显示器(LCD)及其制造方法。
本发明的实施方式的一个目的是提供一种能通过使用两金属层叠结构进行四次掩模工序来制造阵列基板的液晶显示器(LCD)及其制造方法。
本发明的实施方式的另一个目的是提供一种能实现高图像质量而没有产生波动噪声且能通过延伸开口区域来实现高亮度的LCD及其制造方法。
本发明的实施方式的另一个目的是提供一种在两金属层叠结构中具有正锥形并能防止底切现象的LCD。
本发明实施方式的其他特征和优点一部分在随后的说明书中列出，一部分通过下面的内容将变得显而易见或者从本发明实施方式的实践而理解到。通过在所写说明书和权利要求以及附图中特别指出的结构可实现和获得本发明实施方式的目的和其他优点。
为了实现这些和其它的优点并根据本发明实施方式的目的，如这里具体化和广泛描述的，液晶显示器(LCD)包括：被分为像素部以及第一和第二焊盘部的第一基板；形成在第一基板像素部的栅极和栅线；形成在栅极上方且呈岛状的有源图案，在有源图案和栅极之间夹有第一绝缘膜，有源图案具有比栅极窄的宽度；形成在第一基板上的有源图案的源极区域和漏极区域上的欧姆接触层；在第一基板的栅极上方且呈岛状形成的源极和漏极，并且该源极和漏极通过欧姆接触层与有源图案的源极区域和漏极区域电连接；形成在第一基板的像素部上并与栅线交叉以确定像素区域的数据线；形成在像素区域并与漏极电连接的像素电极；形成在第一基板上的第二绝缘膜；和以彼此面对的方式与第一基板粘接在一起的第二基板。
为了实现这些和其它的优点并根据本发明实施方式的目的，如这里具体化和广泛描述的，一种LCD的制造方法，包括：提供被划分为像素部以及第一焊盘部和第二焊盘部的第一基板；在第一基板的像素部形成栅极和栅线；在栅极上方形成岛状的有源图案，并在第一基板的像素部形成与栅线交叉以确定像素区域的数据线；在第一基板的像素部形成源极和漏极，并在像素区域形成像素电极；在源极和漏极的上部形成源极图案和漏极图案，其中源极图案和漏极图案具有正锥形；在第一基板上形成第二绝缘膜；以及粘接第一基板和第二基板。
为了实现这些和其它的优点并根据本发明实施方式的目的，如这里具体化和广泛描述的，一种两金属层叠结构的制造方法包括：在基板上形成第一和第二导电膜；在基板上形成第一光敏膜图案；通过使用第一光敏膜图案作为掩模选择性地移除第二导电膜，从而形成第二导电膜图案；通过烘焙工序使第一光敏膜图案塌陷，从而形成覆盖第二导电膜图案的第二光敏膜图案；和通过使用第二光敏膜图案作为掩模选择性地移除第一导电膜，从而形成具有比第二导电膜图案大的宽度的第一导电膜图案。
应当理解，前面的一般描述和随后的详细描述是示范性的和说明性的，意在提供如权利要求所述的实施方式的进一步解释。
附图说明
包括以提供对本发明进一步理解并且结合进来作为作为本说明书一部分的附图示出多个实施例，并且与说明书一起用于解释本发明的原理。在附图中：
图1是表示一般液晶显示器(LCD)的分解透视图；
图2A到2E是顺序表示图1中的LCD的阵列基板制造工序的横截面图；
图3是表示依照本发明第一个实施方式的LCD的一部分阵列基板的平面图；
图4是图3中的阵列基板中部分“A”的放大图；
图5A到5D是沿图3中的阵列基板的线IIIa-IIIa’，IIIb-IIIb’，IIIc-IIIc’和IIId-IIId’提取顺序表示显示制造工序的横截面图；
图6A到6C是顺序表示图3中的阵列基板的制造工序的平面图；
图7A到7F是表示图5B和6B中的第二掩模工序的横截面图；
图8A到8D是顺序表示依照本发明第一个实施方式的两金属层叠结构中的蚀刻工序的横截面图；
图9A到9E是顺序表示依照本发明第二个实施方式的两金属层叠结构中的蚀刻工序的横截面图；
图10是表示依照本发明第二个实施方式的LCD的一部分阵列基板的示意性平面图；
图11是图10中的阵列基板中部分“A”的放大图；和
图12A到12D是沿图10中的阵列基板中的线Xa-Xa’，Xb-Xb’，Xc-Xc’和Xd-Xd’提取的顺序表示制造工序的横截面图。
具体实施方式
现在将参照附图详细描述液晶显示器(LCD)及其制造方法。
图3是表示依照本发明第一个实施方式的LCD的一部分阵列基板的平面图，其中为了解释方便，示出了包含栅焊盘部和数据焊盘部的单个像素。
图4是图3中阵列基板中部分“A”的放大图。
实际上，彼此交叉形成有N条栅线和M条数据线，从而确定了M×N个像素。为了简化解释，只示出了单个像素。
如图3和4中所示，在依照本发明第一个实施方式的阵列基板110上，栅线116和数据线117形成为垂直和水平地设置，从而确定像素区域。在栅线116和数据线117的交点处形成有薄膜晶体管(TFT)，即开关元件。在像素区域内形成有像素电极118，其与TFT连接，从而与滤色片基板(没有示出)的公共电极一起驱动液晶分子(没有示出)。
栅焊盘电极126p和数据焊盘电极127p形成在阵列基板110的边缘部并与栅线116和数据线117电连接，并将从外部驱动电路单元(没有示出)施加的扫描信号和数据信号分别传送到栅线116和数据线117。
就是说，栅线116和数据线117延伸到驱动电路单元，从而与相应栅焊盘线116p和数据焊盘线117p连接，栅焊盘线116p和数据焊盘线117p通过与栅焊盘线116p和数据焊盘线117p电连接的栅焊盘电极126p和数据焊盘电极127p从驱动电路单元接收扫描信号和数据信号。
栅焊盘电极126p通过栅焊盘部接触孔140与栅焊盘线117p电连接。
TFT包括与栅线116连接的栅极121、与数据线117连接的源极122、和与像素电极118连接的漏极123。TFT还包括通过供给到栅极121的栅电压而在源极和漏极122和123之间形成导电沟道的有源图案124。
在本发明的实施方式中，有源图案124由非晶硅薄膜形成并在栅极121的上部处形成为岛状，从而减小TFT的截止电流(offcurrent)。
在由不透明导电材料形成的源极122、漏极123和数据线117的上部，形成有由透明导电材料形成并被构图为宽度比源极122、漏极123和数据线117大的源极图案122’、漏极图案123’和数据线图案117’。
依照本发明第一实施方式，源极122和漏极123在栅极121上并在由栅极121周边所确定的边界内形成为岛状，在该情形中，源极122通过源极图案122’与数据线117电连接，漏极123通过漏极图案123’与像素电极118电连接。
在本发明的第一实施方式中，源极122、漏极123和数据线117完全被形成在其上的源极图案122’、漏极图案123’和数据线图案117’覆盖，没有暴露的部分。
前级栅线116’的一部分与像素电极118的一部分交迭，在它们之间夹有第一绝缘膜(没有示出)，从而形成存储电容器Cst。存储电容器Cst用于保持施加给液晶电容器的电压均匀，直到接收到下一个信号。就是说，阵列基板110的像素电极118与滤色片基板的公共电极一起形成液晶电容器，并且通常，施加给液晶电容器的电压没有保持到接收下一个信号，而是泄漏了。因而，为了保持施加的电压均匀，存储电容器Cst应与液晶电容器相连。
除了保持信号之外，存储电容器还具有稳定灰度显示、减小闪烁影响、和减小残余图像形成等效果。
这里，有源图案124和数据线117通过使用半色调掩模或衍射(狭缝)掩模(当提到半色调掩模时，其含义还指包含狭缝掩模)的单掩模工序形成。源极122和漏极123、像素电极118、和栅焊盘电极126p和数据焊盘电极127p通过使用两金属层叠结构的单掩模工序同时形成。下面将描述制造LCD的方法。
图5A到5D是沿图3中的阵列基板的线IIIa-IIIa’，IIIb-IIIb’，IIIc-IIIc’和IIId-IIId’提取的顺序表示制造工序的横截面图。左侧示出了制造包含数据线部的像素部的阵列基板的工序，右侧示出了制造数据焊盘部和栅焊盘部的阵列基板的顺序工序。
图6A到6C是顺序表示图3中的阵列基板的制造工序的平面图。
如图5A和6A中所示，在由透明绝缘材料，如玻璃形成的阵列基板110的像素部上形成栅极121和栅线116和116’，在阵列基板110的栅焊盘部上形成栅焊盘线116p。
标号116’是指相对于相应像素来说的前级栅线，相应像素的栅线116和前级栅线116’以相同的方式形成。
在该情形中，通过在阵列基板110的整个表面上沉积第一导电膜并通过光刻工序(第一掩模工序)对其进行选择性地构图来形成栅极121、栅线116和116’以及栅焊盘线116p。
这里，第一导电膜由低电阻的不透明导电材料形成，如铝(Al)、铝合金、钨(W)、铜(Cu)、铬(Cr)和钼(Mo)等形成。此外，第一导电膜可通过层叠两个或多个低电阻导电材料的多层结构形成。
接下来，如图5B和6B中所示，在形成有栅极121、栅线116和116’以及栅焊盘线116p的阵列基板110的整个表面上形成第一绝缘膜115a、非晶硅薄膜、n+非晶硅薄膜和第二导电膜，然后通过光刻工序(第二掩模工序)选择性地移除，从而在栅极121上部形成由非晶硅薄膜形成的有源图案124、同时在数据线部形成由第二导电膜形成的数据线117。
此时，由n+非晶硅薄膜和第二导电膜形成并以与有源图案124相同方式被构图的第一n+非晶硅薄膜图案130’和第二导电膜图案150’保留在有源图案124上。
此外，在数据线117和数据焊盘线117p的下部，形成了由非晶硅薄膜和n+非晶硅薄膜形成的并以与数据线117和数据焊盘线117p相同的方式被构图的第一非晶硅薄膜120’和第二n+非晶硅薄膜图案130”、以及第二非晶硅薄膜图案120”和第三n+非晶硅薄膜图案130。
这里，有源图案124在栅极121上并在由栅极121周边所确定的边界内形成为岛状，在有源图案124和栅极121之间夹有第一绝缘膜115a。通过使用单个掩模，如半色调掩模或衍射(狭缝)掩模(之后当称半色调掩模时，其还包括衍射掩模)的单掩模工序(第二掩模工序)形成有源图案124、数据线117、和栅焊盘部接触孔140。现在在下面将详细描述第二掩模工序。
图7A到7F是详细表示图5B和6B中的第二掩模工序的横截面图。
如图7A中所示，在形成有栅极121、栅线116和116’以及栅焊盘线116p的阵列基板110的整个表面上形成第一绝缘膜115a、非晶硅薄膜120、n+非晶硅薄膜130和第二导电膜150。
在该情形中，第二导电膜150由低电阻的不透明导电材料形成，如铝(Al)、铝合金、钨(W)、铜(Cu)、铬(Cr)和钼(Mo)等形成，从而形成源极、漏极、数据线和数据焊盘线(将要描述)。
之后，如图7B中所示，在通过半色调掩模180选择性辐射的阵列基板110的整个表面上形成由光敏材料，如光刻胶形成的光敏膜170。
半色调掩模180包括允许照射的光全部透过的第一透射区域(I)、仅允许光一部分透过而阻挡其余的光的第二透射区域(II)、和完全阻挡照射的光的阻挡区域(III)。只有透过半色调掩模180的光才能照射到光敏膜170上。
随后，当显影通过半色调掩模180曝光的光敏膜170时，如图7C中所示，每个都具有特定厚度的第一到第四光敏膜图案170a到170d保留在通过阻挡区域(III)和第二透射区域(II)完全阻挡或部分阻挡光的区域处，在光全部透过的透射区域(I)处的光敏膜完全被移除，从而暴露出第二导电膜130的表面。
形成在阻挡区域III处的第一到第三光敏膜图案170a到170c比通过第二透射区域II形成的第四光敏膜图案170d厚。此外，光全部透过第一透射区域I的区域处的光敏膜完全被移除。这是因为使用了正型光刻胶。然而并不限于此，在本发明实施方式中还可使用负型光刻胶。
之后，如图7D中所示，通过使用第一到第四光敏膜图案170a到170d作为掩模选择性地移除第一导电膜115a、非晶硅薄膜120、n+非晶硅薄膜130和第二导电膜150，从而在阵列基板110的栅焊盘部处形成暴露一部分栅焊盘线116p的栅焊盘部接触孔140。
然后，进行灰化工序，从而移除第一到第三光敏膜图案170a到170c的一部分。
然后，如图7E中所示，完全移除第二透射区域II的第四光敏膜图案。在该情形中，通过仅移除第四光敏膜图案的厚度，第一到第三光敏膜图案仅在对应于阻挡区域III的有源图案区域、数据线区域、和数据焊盘线区域处，保留为第五到第七光敏膜图案170a’到170c’。
之后，如图7F中所示，通过使用留下的第五到第七光敏膜图案170a’到170c’作为掩模移除部分非晶硅薄膜、n+非晶硅薄膜和第二导电膜，从而在栅极121上方并在由栅极121周边所确定的边界内形成由非晶硅薄膜形成的岛状的有源图案124，从而减小TFT的截止电流。
此外，通过使用第五到第七光敏膜图案170a’到170c’作为掩模移除部分非晶硅薄膜、n+非晶硅薄膜和第二导电膜，从而分别在数据线部和数据焊盘部形成由第二导电膜形成的数据线和栅焊盘线117p。
此时，由n+非晶硅薄膜和第二导电图案形成的并以与有源图案124相同方式被构图的第一n+非晶硅薄膜图案130’和第二导电膜图案150’保留在有源图案124的上部。因而，有源图案124在栅极121上方并在由栅极121周边所确定的边界内形成为岛状，从而减小TFT的截止电流。
此外，由非晶硅薄膜和n+非晶硅薄膜形成的并以与数据线117和数据焊盘线117p相同方式被构图的第一非晶硅薄膜图案120’、第二n+非晶硅薄膜图案130”、和第三非晶硅薄膜图案130形成在数据线117和数据焊盘线117p的下部。
因为数据线117不具有由非晶硅薄膜形成的有源图案的尾部，所以不存在由尾部可能导致的数据线117的信号干扰，且孔径比没有降低。
接下来，如图5C和6C中所示，在形成有有源图案124的阵列基板110的整个表面上沉积第三导电膜，然后通过使用光刻工序(第三掩模工序)移除部分第二导电膜图案和第三导电膜，从而在阵列基板110的像素部处形成由第三导电膜形成的像素电极118，并同时形成由第四导电膜形成的源极122和漏极123。
此外，通过第三掩模工序，在阵列基板110的数据焊盘部和栅焊盘部处形成由第三导电膜形成的数据焊盘电极127p和栅焊盘电极126p。
第三导电膜由具有良好透射率的透明导电材料，如铟锡氧化物(ITO)或铟锌氧化物(IZO)形成，从而形成像素电极118、数据焊盘电极127p和栅焊盘电极126p。
在该情形中，在由第二导电膜形成的源极122、漏极123和数据线的上部形成由第三导电膜形成的且宽度大于源极122、漏极123和数据线117的源极图案122’、漏极图案123’和数据线图案117’。
在本发明的第一实施方式中，源极122和漏极123在栅极121上方并在由栅极121周边所确定的边界内形成为岛状。源极122通过源极图案122’与数据线117电连接，漏极123通过漏极图案123’与像素电极118电连接。
源极122、漏极123和数据线117由形成在其上的源极图案122’、漏极图案123’和数据线图案117’完全覆盖。
通过第三掩模工序移除形成在有源图案124上的第一n+非晶硅薄膜图案的特定区域，从而形成欧姆接触层125。
此时，栅焊盘电极126p通过栅焊盘部接触孔与下面的栅焊盘线116p电连接，数据焊盘电极127p接触并电连接下面的数据焊盘线117p。
相应像素电极118的一部分形成为与前级栅线116’的一部分交迭，从而与前级栅线116’以及夹在其间的第一绝缘膜115a一起形成存储电容器Cst。
如图5D和6C中所示，在阵列基板110的整个表面上形成第二绝缘膜115b，并通过使用光刻工序(第四掩模工序)选择性地移除，从而打开像素区域和焊盘部。
这样，在本发明的第一实施方式中，通过总共四轮掩模工序制造包含TFT的阵列基板110。就是说，如上所述，通过单掩模工序使用半色调掩模形成有源图案124和数据线117，以及通过使用两金属层叠结构通过单掩模工序形成源极122、漏极123、和像素电极118。
两金属层叠结构是下述一种技术，即其中层叠两个导电膜并进行两次湿刻，从而形成每个都由不同导电膜形成的源极122和漏极123以及像素电极118。如图5D中所示，一般在进行了第一次湿刻之后，当进行第二次湿刻时，产生底切或形成倒锥形(T)。现在将参照附图详细描述。
图8A到8D是顺序表示依照本发明第一实施方式的两金属层叠结构中的蚀刻工序的横截面图。
如图8A中所示，在阵列基板110上层叠第一导电膜160和第二导电膜165，然后形成由光敏膜，如光刻胶形成的特定光敏膜图案175。
在该情形中，为了形成源极和漏极，第一导电膜160由低电阻不透明导电材料，如铝、铝合金、钨、铜、铬、钼等形成。第二导电膜165由具有良好透射率的透明导电材料，如铟锡氧化物(ITO)或铟锌氧化物(IZO)形成，从而形成像素电极、源极图案和漏极图案。
之后，如图8B中所示，通过使用光敏膜图案175作为掩模选择性地移除形成的第二导电膜165(第一次湿蚀刻)，从而在阵列基板110上形成由第二导电膜形成的第二导电膜图案165’。
在该情形中，第二导电膜图案165’的侧部通过第一次湿刻被过蚀刻，从而具有比光敏膜图案175小的宽度。
在进行了第一次湿刻之后，如图8C中所示，选择性地移除下面的第一导电膜，从而形成由第一导电膜形成的且宽度比第二导电膜图案165’小的第一导电膜图案160’。
这样，因为对两个金属进行两次湿刻，所以由第一导电膜形成的第一导电膜图案160’和由第二导电膜形成的第二导电膜图案165’形成为具有层叠结构。
在该情形中，因为第一导电膜图案160’蚀刻为具有比第二导电膜图案165’窄的宽度，所以第一导电膜图案160’和第二导电膜图案165’的侧部具有倒锥形(T)形状。
当本发明的第一实施方式采用该结构时，如图5D中所示，第一导电膜图案160’对应于源极122和漏极123，第二导电膜图案165’对应于源极图案122’和漏极图案123’。
为了改善该结构，在第一次湿刻之后通过烘焙工序使光敏膜图案塌陷，从而覆盖上面的导电膜图案，然后进行第二次湿蚀刻，由此防止上述底切现象的产生并形成正锥形(forward taper shape)。这将通过本发明第二个实施方式进行详细描述。
图9A到9E是顺序表示依照本发明第二个实施方式的两金属层叠结构中的蚀刻工序的横截面图。
如图9A中所示，在阵列基板210上层叠第一导电膜260和第二导电膜265，然后在其上形成由光敏材料，如光刻胶形成的第一光敏膜图案275。
之后，如图8B中所示，通过使用第一光敏膜图案275作为掩模选择性地移除下面的第二导电膜(第一次湿刻)，从而在阵列基板210上形成由第二导电膜形成的第二导电膜图案265’。
在该情形中，第二导电膜图案265’侧部的一部分通过第一次湿刻已经过蚀刻，从而第二导电膜图案265’具有比光敏膜图案275小的宽度。
在进行了第一次湿刻之后，以大约130℃到160℃的温度进行烘焙工序。然后如图9C中所示，第一光敏膜图案塌陷，从而形成具有覆盖第二导电膜图案265’这种形式的第二光敏膜图案275’。
随后，通过使用第二光敏膜图案275’作为掩模选择性地移除下面的第一导电膜260(第二次湿刻)，从而形成由第一导电膜形成的具有比第二光敏膜图案275’小但比第二导电膜图案265’大的宽度的第一导电膜图案260’。
这样，因为依照本发明第二实施方式的第一导电膜图案260’被构图为具有比第二导电膜图案265’大的宽度，所以第一和第二导电膜图案260’和265’的侧部具有正锥形(T’)。
现在将详细描述依照本发明第二实施方式的LCD及其制造方法。
图10是表示依照本发明第二实施方式的LCD的一部分阵列基板的示意性平面图，除了在两金属层叠结构中源极和漏极以及源极和漏极图案具有正锥形之外，其具有与依照本发明第一实施方式的LCD的阵列基板相同的结构。
图11是图10的阵列基板中部分“A”的放大图。
如图10和11中所示，栅线216和数据线217形成为垂直和水平地设置，从而在阵列基板210上确定像素区域。在栅线216和数据线217的交点处形成有薄膜晶体管(TFT)，即开关元件。在像素区域内形成有像素电极218，其与TFT连接，从而与滤色片基板(没有示出)的公共电极一起驱动液晶分子(没有示出)。
栅焊盘电极226p和数据焊盘电极227p形成在阵列基板110的边缘部并与栅线216和数据线217电连接，并将从外部驱动电路单元(没有示出)施加的扫描信号和数据信号分别传送到栅线216和数据线217。
就是说，栅线216和数据线217延伸到驱动电路单元，从而与相应栅焊盘线216p和数据焊盘线217p连接，栅焊盘线216p和数据焊盘线217p通过与栅焊盘线216p和数据焊盘线217p电连接的栅焊盘电极226p和数据焊盘电极227p从驱动电路单元接收扫描信号和数据信号。
栅焊盘电极226p通过栅焊盘部接触孔240与栅焊盘线216p电连接。前级栅线216的一部分与上面的像素电极218交迭，在它们之间夹有第一绝缘膜(没有示出)，从而形成存储电容器(Cst)。
TFT包括与栅线216连接的栅极221、与数据线217连接的源极222、和与像素电极218连接的漏极223。TFT还包括通过供给到栅极221的栅电压而在源极和漏极222和223之间形成导电沟道的有源图案224。
有源图案224在栅极221上方并在由栅极221周边所确定的边界内形成为岛状。
在由不透明导电材料形成的源极222、漏极223和数据线217的上部，形成有源极图案222’、漏极图案223’和数据线图案217’。
在本发明的第二实施方式中，源极222和漏极223在栅极221上方并在由栅极221周边所确定的边界内形成为岛状。在该情形中，源极与源极图案222’电连接，漏极223通过漏极图案223’与像素电极218电连接。
源极222和漏极223的一些部分被形成源极图案222’和漏极图案223’覆盖，其他部分暴露。
就是说，与本发明第一实施方式中一样，依照本发明第二实施方式的源极和漏极222和223以及源极图案222和漏极图案’223’具有两金属层叠结构，但与本发明第一实施方式不同的之处在于源极图案222’和漏极图案223’、下面的导电膜图案被蚀刻成具有比源极222和漏极223宽的宽度，从而在它们的侧部结构中形成正锥形。下面将描述该LCD的制造方法。
图12A到12D是沿图10中的阵列基板的线Xa-Xa’，Xb-Xb’，Xc-Xc’和Xd-Xd’提取的顺序表示制造工序的横截面图。
左侧显示了制造像素部的阵列基板的工序，右侧显示了制造数据焊盘部和栅焊盘部的阵列基板的连续顺序工序。
如图12A中所示，在由透明绝缘材料，如玻璃形成的阵列基板210的像素部上形成栅极221和栅线216’，在阵列基板210的栅焊盘部上形成栅焊盘线216p。
标号216’是指相对于相应像素来说的前级栅线，相应像素的栅线(没有示出)和前级栅线216’以相同的方式形成。
在该情形中，通过在阵列基板210的整个表面上沉积第一导电膜并通过光刻工序(第一掩模工序)对其进行选择性地构图来形成栅极221、栅线216’以及栅焊盘线216p。
这里，第一导电膜由低电阻的不透明导电材料形成，如铝、铝合金、钨、铜、铬和钼等形成。此外，第一导电膜具有包含两个或多个低电阻导电材料的多层结构。
接下来，如图12B中所示，在形成有栅极221、栅线216’以及栅焊盘线216p的阵列基板210的整个表面上形成第一绝缘膜215a、非晶硅薄膜、n+非晶硅薄膜和第二导电膜，然后通过光刻工序(第二掩模工序)选择性地移除，从而在栅极221上部形成由非晶硅薄膜形成的有源图案224，同时在数据线部形成由第二导电膜形成的数据线217。
然后，由n+非晶硅薄膜和第二导电膜形成并以与有源图案224相同方式被构图的第一n+非晶硅薄膜图案230’和第二导电膜图案250’保留在有源图案224上。
此外，在数据线217和数据焊盘线217p的下部，形成了由非晶硅薄膜和n+非晶硅薄膜形成并以与数据线217和数据焊盘线217p相同的方式被构图的第一非晶硅薄膜220’、第二n+非晶硅薄膜图案230”、第二非晶硅薄膜图案220”和第三n+非晶硅薄膜图案230。
这里，依照本发明第二实施方式的有源图案224在栅极221上方并在由栅极221周边所确定的边界内形成为岛状，在有源图案124和栅极221之间夹有第一绝缘膜215a从而减小TFT的截止电流。
此外，通过使用半色调掩模的单掩模工序(第二掩模工序)同时形成有源图案224、数据线217、和栅焊盘部接触孔240。
此外，因为在依照本发明第二实施方式的数据线217下部处不具有由非晶硅薄膜形成的有源图案的尾部(或者区域)，所以不存在由有源图案的尾部导致的对数据线217的信号干扰，且孔径比没有降低。
这里，第二导电膜由低电阻的不透明导电材料形成，如铝、铝合金、钨、铜、铬和钼等形成，从而形成源极、漏极、数据线和数据焊盘线(将要描述)。
接下来，如图12C中所示，在形成有有源图案224的阵列基板210的整个表面上沉积第三导电膜，然后通过使用光刻工序(第三掩模工序)移除部分第二导电膜图案和第三导电膜，从而在阵列基板210的像素部处形成由第三导电膜形成的像素电极218，并同时形成源极222和漏极223。
此外，通过第三掩模工序，在阵列基板210的数据焊盘部和栅焊盘部处形成由第三导电膜形成的数据焊盘电极227p和栅焊盘电极226p。
这里，第三导电膜由具有良好透射率的透明导电材料，如铟锡氧化物(ITO)或铟锌氧化物(IZO)形成，从而形成像素电极218、数据焊盘电极227p和栅焊盘电极226p。
在该情形中，在由第二导电膜形成的源极222、漏极223和数据线217的上部形成由第三导电膜形成的源极图案222’、漏极图案223’和数据线图案217’。
依照本发明第二实施方式的源极222和漏极223在栅极221上方并在由栅极221周边所确定的边界内形成为岛状，在该情形中，源极222通过源极图案222’与数据线217电连接，漏极223通过漏极图案223’与像素电极218电连接。
通过第三掩模工序移除形成在有源图案224上的第一n+非晶硅薄膜图案的特定区域，从而形成使有源图案224及源极和漏极222和223彼此欧姆接触的欧姆接触层225。
在该情形中，栅焊盘电极226p通过栅焊盘部接触孔与下面的栅焊盘线216p电连接，数据焊盘电极227p接触并电连接下面的数据焊盘线217p。
相应像素电极218的一部分与前级栅线216’的一部分交迭，从而与前级栅线216’以及夹在其间的第一绝缘膜215a一起形成存储电容器Cst。
这里，在本发明的第二实施方式中，通过使用上述的蚀刻工序形成源极222和漏极223以及源极图案222’和漏极图案223’，从而在它们的侧部结构中具有正锥形(T)。
就是说，下面的源极222和漏极223被构图成与源极图案222’和漏极图案223’相比更加突出，从而使它们的侧部具有正锥形，没有导致底切现象。
如图12D中所示，在阵列基板210的整个表面上沉积第二绝缘膜215b，并通过使用光刻工序(第四掩模工序)选择性地移除，从而打开像素区域和焊盘部。在该情形中，在本发明的第二实施方式中，可防止当使用两金属层叠结构时产生的底切或倒锥形，从而可减小随后薄膜沉积工序中，即沉积第二绝缘膜215b的工序的缺陷率。
通过涂敷在图像显示部的外边缘的密封剂将依照本发明第一和第二示例性实施方式的阵列基板与滤色片基板以彼此面对的方式粘接。在该情形中，滤色片基板包括用于阻止光泄漏到TFT、栅线和数据线的黑矩阵和用于实现红色、绿色和蓝色的滤色片。
可通过形成在滤色片基板或阵列基板上的粘接标记实现滤色片基板和阵列基板的粘接。
在本发明的第一和第二实施方式中，作为有源图案，使用利用非晶硅薄膜的非晶硅TFT作为一个例子，但本发明并不限于此，作为有源图案，还可使用利用多晶硅薄膜的多晶硅TFT。
本发明还可适用于通过使用TFT制造的不同显示器件，例如OLED(有机发光二极管)显示器件，其中OLED与驱动晶体管连接。
尽管以没有脱离本发明精神或基本特性的几个形式实施了本发明，但还应理解，上述的实施方式不限于前面描述的任何细节，除非另有说明，而是应当在所附权利要求中定义的其精神和范围内广泛地进行解释，因此通过所附权利要求书覆盖落入权利要求边界和范围，或者这种边界或范围的等效物内的所有变化和修改。

Claims (33)

1.一种液晶显示器件的制造方法，包括：
提供被划分为像素部以及第一焊盘部和第二焊盘部的第一基板；
在第一基板的像素部形成栅极和栅线；
在栅极上方形成岛状的有源图案，并在第一基板的像素部形成与栅线交叉以确定像素区域的数据线；
在第一基板的像素部形成源极和漏极，并在像素区域形成像素电极；
在源极和漏极的上部形成源极图案和漏极图案，其中源极图案和漏极图案具有正锥形；
在第一基板上形成第二绝缘膜；以及
粘接第一基板和第二基板。
2.根据权利要求1所述的方法，其特征在于，还包括：
在第一基板的第一焊盘部形成栅焊盘线，栅焊盘线由形成栅极的第一导电膜形成。
3.根据权利要求2所述的方法，其特征在于，所述形成有源图案和数据线的步骤包括：
在第一基板上形成第一绝缘膜、非晶硅薄膜、n+非晶硅薄膜和第二导电膜；和
选择性地移除非晶硅薄膜、n+非晶硅薄膜和第二导电膜，从而形成在栅极上方呈岛状的有源图案，并在第一基板的像素部形成与栅线交叉以确定像素区域的数据线。
4.根据权利要求3所述的方法，其特征在于，还包括：
选择性地移除非晶硅薄膜、n+非晶硅薄膜和第二导电膜，从而在有源图案上形成由n+非晶硅薄膜和第二导电膜形成的n+非晶硅薄膜图案和第二导电膜图案。
5.根据权利要求4所述的方法，其特征在于，所述n+非晶硅薄膜图案和第二导电膜图案以与有源图案相同的形式形成。
6.根据权利要求2所述的方法，其特征在于，还包括：
移除第一绝缘膜，从而形成暴露一部分栅焊盘线的接触孔。
7.根据权利要求3所述的方法，其特征在于，有源图案由非晶硅薄膜形成，数据线由第二导电膜形成。
8.根据权利要求3所述的方法，其特征在于，还包括：
在第一基板的第二焊盘部形成由第二导电膜形成的数据焊盘线。
9.根据权利要求3所述的方法，其特征在于，还包括：
移除部分n+非晶硅薄膜图案和部分第二导电膜图案，从而暴露一部分有源图案。
10.根据权利要求9所述的方法，其特征在于，移除一部分n+非晶硅薄膜图案，从而形成欧姆接触层。
11.根据权利要求4所述的方法，其特征在于，所述形成源极、漏极和像素电极的步骤包括：
在第一基板上形成第三导电膜；
在形成有第三导电膜的第一基板上形成由光刻胶形成的第一光敏膜图案；
通过使用第一光敏膜图案作为掩模选择性地移除第三导电膜，从而形成由第三导电膜形成的源极图案和漏极图案；
通过烘焙工序使第一光敏膜图案塌陷，从而形成覆盖源极图案和漏极图案的第二光敏膜图案；以及
通过使用第二光敏膜图案作为掩模选择性地移除第二导电膜图案，从而在栅极的上部形成由第二导电膜形成的源极和漏极，在像素区域形成由第二导电膜形成的像素电极。
12.根据权利要求11所述的方法，其特征在于，通过湿刻选择性地移除第三导电膜和第二导电膜图案。
13.根据权利要求11所述的方法，其特征在于，以大约130℃到160℃范围内的温度进行烘焙工序。
14.根据权利要求1所述的方法，其特征在于，源极通过源极图案与数据线电连接。
15.根据权利要求1所述的方法，其特征在于，漏极通过漏极图案与像素电极电连接。
16.根据权利要求1所述的方法，其特征在于，源极和漏极在栅极的上部处形成为岛状。
17.根据权利要求6所述的方法，其特征在于，还包括：
形成通过接触孔与栅焊盘线电连接的栅焊盘电极。
18.根据权利要求8所述的方法，其特征在于，还包括：
在第一基板的第二焊盘部形成与数据焊盘线电连接的数据焊盘电极。
19.一种液晶显示器件，包括：
被分为像素部以及第一焊盘部和第二焊盘部的第一基板；
在第一基板像素部形成的栅极和栅线；
有源图案，形成在栅极上方且呈岛状，在有源图案和栅极之间夹有第一绝缘膜，并且有源图案具有比栅极窄的宽度；
欧姆接触层，形成在第一基板上的有源图案的源极区域和漏极区域上；
源极和漏极，在第一基板的栅极上方且呈岛状形成，并且通过欧姆接触层与有源图案的源极区域和漏极区域电连接；
数据线，形成在第一基板的像素部上并与栅线交叉以确定像素区域；
像素电极，形成在像素区域并与漏极电连接；
第二绝缘膜，形成在第一基板上；以及
第二基板，以彼此面对的方式与第一基板粘接在一起。
20.根据权利要求19所述的器件，其特征在于，还包括：
形成在第一基板的第一焊盘部的栅焊盘线，栅焊盘线由形成栅极的第一导电膜形成。
21.根据权利要求20所述的器件，其特征在于，还包括：
接触孔，通过移除一部分第一绝缘膜形成的，并且该接触孔暴露一部分栅焊盘线。
22.根据权利要求21所述的器件，其特征在于，源极、漏极和数据线由不透明的第二导电膜形成。
23.根据权利要求22所述的器件，其特征在于，还包括：
形成在源极、漏极和数据线上部的源极图案、漏极图案和数据线图案，源极图案、漏极图案和数据线由透明的第三导电膜形成。
24.根据权利要求22所述的器件，其特征在于，还包括：
形成在第一基板的第二焊盘部的数据焊盘线，数据焊盘线由形成源极和漏极的第二导电膜形成。
25.根据权利要求23所述的器件，其特征在于，源极通过源极图案与数据线电连接。
26.根据权利要求23所述的器件，其特征在于，漏极通过漏极图案与像素电极电连接。
27.根据权利要求23所述的器件，其特征在于，还包括：
通过接触孔与栅焊盘线电连接的栅焊盘电极，栅焊盘电极由第三导电膜形成。
28.根据权利要求23所述的器件，其特征在于，还包括：
形成在第一基板的第二焊盘部并与数据焊盘线电连接的数据焊盘电极，数据焊盘电极由第三导电膜形成。
29.根据权利要求23所述的器件，其特征在于，源极和漏极与源极图案和漏极图案在它们的侧部结构中具有正锥形。
30.根据权利要求23所述的器件，其特征在于，源极和漏极被上面的源极极图案和漏极图案覆盖，没有任何暴露的部分。
31.一种两金属层叠结构的制造方法，包括：
在基板上形成第一导电膜和第二导电膜；
在基板上形成第一光敏膜图案；
通过使用第一光敏膜图案作为掩模选择性地移除第二导电膜，从而形成第二导电膜图案；
通过烘焙工序使第一光敏膜图案塌陷，从而形成覆盖第二导电膜图案的第二光敏膜图案；以及
通过使用第二光敏膜图案作为掩模选择性地移除第一导电膜，从而形成具有比第二导电膜图案大的宽度的第一导电膜图案。
32.根据权利要求31所述的方法，其特征在于，通过湿刻选择性地移除第一导电膜和第二导电膜。
33.根据权利要求31所述的方法，其特征在于，以大约130℃到160℃范围内的温度进行烘焙工序。
CN2007103063197A 2006-12-29 2007-12-28 液晶显示器件及其制造方法 Expired - Fee Related CN101211863B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060139116A KR100978266B1 (ko) 2006-12-29 2006-12-29 액정표시장치 및 그 제조방법
KR1020060139116 2006-12-29
KR10-2006-0139116 2006-12-29

Publications (2)

Publication Number Publication Date
CN101211863A true CN101211863A (zh) 2008-07-02
CN101211863B CN101211863B (zh) 2011-04-13

Family

ID=39611728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103063197A Expired - Fee Related CN101211863B (zh) 2006-12-29 2007-12-28 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (2) US8208085B2 (zh)
JP (1) JP5080962B2 (zh)
KR (1) KR100978266B1 (zh)
CN (1) CN101211863B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545318A (zh) * 2012-07-17 2014-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
CN105939693A (zh) * 2014-01-31 2016-09-14 柯惠Lp公司 胃部校准管
CN106575062A (zh) * 2014-08-07 2017-04-19 夏普株式会社 有源矩阵基板及其制造方法
CN107402485A (zh) * 2017-08-31 2017-11-28 合肥京东方显示技术有限公司 阵列基板及其制作方法、液晶显示设备及其制作方法
WO2018090482A1 (zh) * 2016-11-16 2018-05-24 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN109597249A (zh) * 2017-10-03 2019-04-09 夏普株式会社 显示面板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227353B2 (ja) * 1995-07-13 2001-11-12 東芝セラミックス株式会社 炭化珪素膜被覆部材及びその製造方法
WO2008089401A2 (en) * 2007-01-18 2008-07-24 Arizona Board Of Regents, Acting For And On Behalfof Arizona State University Flexible transparent electrodes via nanowires and sacrificial conductive layer
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101975263B1 (ko) * 2012-02-07 2019-05-08 삼성디스플레이 주식회사 박막트랜지스터 표시판과 이를 제조하는 방법
KR102118332B1 (ko) * 2013-08-12 2020-06-04 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US9589955B2 (en) * 2014-10-01 2017-03-07 Samsung Electronics Co., Ltd. System on chip
TWI790799B (zh) * 2021-11-01 2023-01-21 友達光電股份有限公司 顯示裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219480B1 (ko) * 1995-11-29 1999-09-01 윤종용 박막트랜지스터 액정표시장치 및 그 제조방법
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
KR100482167B1 (ko) * 1998-07-30 2005-07-18 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
JP2002110631A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 多層薄膜パターンの製造方法
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100807580B1 (ko) * 2001-06-19 2008-02-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 제조방법
JP2003295207A (ja) * 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
CN1229681C (zh) * 2002-09-11 2005-11-30 统宝光电股份有限公司 液晶显示器及周边电路结构及其制造方法
KR101054819B1 (ko) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101019045B1 (ko) * 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100983716B1 (ko) * 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545318A (zh) * 2012-07-17 2014-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
CN105939693A (zh) * 2014-01-31 2016-09-14 柯惠Lp公司 胃部校准管
CN105939693B (zh) * 2014-01-31 2019-07-16 柯惠Lp公司 胃部校准管
CN106575062A (zh) * 2014-08-07 2017-04-19 夏普株式会社 有源矩阵基板及其制造方法
CN106575062B (zh) * 2014-08-07 2019-11-08 夏普株式会社 有源矩阵基板及其制造方法
WO2018090482A1 (zh) * 2016-11-16 2018-05-24 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN107402485A (zh) * 2017-08-31 2017-11-28 合肥京东方显示技术有限公司 阵列基板及其制作方法、液晶显示设备及其制作方法
CN109597249A (zh) * 2017-10-03 2019-04-09 夏普株式会社 显示面板

Also Published As

Publication number Publication date
KR20080062927A (ko) 2008-07-03
US8208085B2 (en) 2012-06-26
JP2008165240A (ja) 2008-07-17
US20120242922A1 (en) 2012-09-27
CN101211863B (zh) 2011-04-13
US20080174711A1 (en) 2008-07-24
JP5080962B2 (ja) 2012-11-21
KR100978266B1 (ko) 2010-08-26
US8754998B2 (en) 2014-06-17

Similar Documents

Publication Publication Date Title
CN101211863B (zh) 液晶显示器件及其制造方法
CN100523971C (zh) 用于液晶显示器件的阵列基板及其制造方法
CN101587272B (zh) 液晶显示器件及其制造方法
US7517620B2 (en) Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device
CN100507695C (zh) 液晶显示器件的制造方法
CN102819156A (zh) 边缘场切换液晶显示装置的制造方法
JP4543013B2 (ja) 液晶表示装置及びその製造方法
US8283220B2 (en) Liquid crystal display device and fabrication method thereof
CN101211864A (zh) 液晶显示器件及其制造方法
KR101234215B1 (ko) 액정표시장치 및 그 제조방법
KR20120075111A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
CN101207092B (zh) 液晶显示器件及其制造方法
KR101331812B1 (ko) 액정표시장치 및 그 제조방법
KR20090022472A (ko) 액정표시장치 및 그 제조방법
KR20090053612A (ko) 액정표시소자 및 그 제조방법
KR101408257B1 (ko) 액정표시장치 및 그 제조방법
KR20070060827A (ko) 액정표시장치 및 그 제조방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR20040061601A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20070061976A (ko) 액정표시장치 및 그 제조방법
KR20080056569A (ko) 액정표시장치 및 그 제조방법
KR20080062918A (ko) 액정표시소자 및 그 제조방법
KR20080062930A (ko) 액정표시장치 및 그 제조방법
KR20090020992A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110413

Termination date: 20181228

CF01 Termination of patent right due to non-payment of annual fee