CN109150194B

CN109150194B - 信息处理的方法、装置和通信设备

Info

Publication number: CN109150194B
Application number: CN201710503065.1A
Authority: CN
Inventors: 马亮; 刘晓健; 郑晨; 魏岳军; 曾歆
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2017-06-27
Filing date: 2017-06-27
Publication date: 2022-01-14
Anticipated expiration: 2037-06-27
Also published as: CN109150194A

Abstract

本申请公开了编码方法，装置、通信设备和通信系统。该方法包括：使用低密度奇偶校验LDPC矩阵对输入比特序列进行编码；其中，所述LDPC矩阵是基于扩展因子Z和基矩阵得到的，所述基矩阵包括图3b‑1至图3b‑8所示矩阵之一中的第0至6行以及第0至16列，或者，所述基矩阵包括图3b‑1至图3b‑8中的任一矩阵中的第0至6行以及第0至16列中的部分列。本申请的编码方法、装置、通信设备和通信系统，能够支持多种长度的信息比特序列的编码需求。

Description

信息处理的方法、装置和通信设备

技术领域

本发明实施例涉及通信领域，尤其涉及信息处理的方法、和通信装置。

背景技术

低密度奇偶校验(low density parity check，LDPC)码是一类具有稀疏校验矩阵的线性分组编码，具有结构灵活，译码复杂度低的特点。由于它采用部分并行的迭代译码算法，从而比传统的Turbo码具有更高的吞吐率。LDPC码可用于通信系统的纠错码，从而提高信道传输的可靠性和功率利用率。LDPC码还可以广泛应用于空间通信、光纤通信、个人通信系统、ADSL和磁记录设备等。目前在第五代移动通信中已考虑采用LDPC码作为信道编码方式之一。

实际使用过程中，可以采用具有特殊结构化特征的LDPC矩阵。该具有特殊结构化特征的LDPC矩阵H可以由准循环(quasi cycle，QC)结构的LDPC基矩阵扩展得到。QC-LDPC适合并行度高的硬件，提供的吞吐率更高。可以通过对LDPC矩阵进行设计使之应用于信道编码。

QC-LDPC适合并行度高的硬件，提供的吞吐率更高。可以通过对LDPC矩阵进行设计使之应用于信道编码。

发明内容

本发明实施例提供了一种信息处理的方法、通信装置和系统，可以支持多种长度的信息比特序列的编码和译码。

第一方面，提供了一种编码方法及编码器，所述编码器使用低密度奇偶校验LDPC矩阵对输入序列进行编码。

第二方面，提供了一种译码方法及译码器，所述译码器使用低密度奇偶校验LDPC矩阵对输入序列进行译码。

在上述第一方面或第二方面的第一种实现方式中：所述LDPC矩阵是基于扩展因子Z和基矩阵得到的。

基于上述实现方式，基图30a的基矩阵可以包括：图3b-1至图3b-8所示矩阵中之一矩阵的第0至6行以及第0至16列，或者，所述基矩阵包括图3b-1至图3b-8所示矩阵中之一矩阵的第0至6行以及第0至16列中的部分列。

或，基矩阵可以是图3b-1至图3b-8所示矩阵中之一矩阵的第0至6行以及第0至16列的行/列变换后的矩阵，或，基矩阵可以图3b-1至图3b-8所示矩阵中之一矩阵的第0至6行以及第0至16列中的部分列的行/列变换后的矩阵。

为了支持不同块长，LDPC码需要不同的扩展因子Z，基于前述实现方式，在一种可能的实现方式中，基于不同的扩展因子Z采用与之对应的基矩阵。例如，Z＝a×2^j，0≤j＜7，a∈{2,3,5,7,9,11,13,15}。

进一步地，可选地，基于上述实现方式，LDPC矩阵可以基于扩展因子Z和对前述各基矩阵进行补偿后的矩阵Hs得到，或者是基于扩展因子Z和对前述各基矩阵进行补偿后的矩阵Hs的行/列变换后的矩阵得到。对前述各基矩阵补偿，可以是对其中一列或多列中大于或等于0的偏移值增加或减少补偿值。

上述各实现方式中的LDPC矩阵的基图和基矩阵可以满足多种块长的码块的性能需求。

其中，扩展因子Z可以由编码器或译码器根据输入序列的长度K来确定，也可以是由其他器件确定后作为输入参数提供给编码器或译码器。

可选地，可以根据获取到的扩展因子Z和该扩展因子Z对应的基矩阵得到LDPC矩阵。

在上述第一方面或第二方面的第二种实现方式中：所述LDPC矩阵是基于扩展因子Z和LDPC矩阵的参数得到的。

LDPC矩阵的参数可以包括:行号、非零元素所在的列，非零元素偏移值，如表表2、表3b-1至表3b-8所示之一表的第0至6行的方式保存。还可以包括行重。其中非零元素所在的列中各位置和非零元素偏移值中各偏移值是一一对应的。

对于发送端的通信设备，使用LDPC矩阵对所述输入序列进行编码可以包括：

使用扩展因子Z对应的LDPC矩阵对所述输入序列进行编码；或者扩展因子Z对应的LDPC矩阵经过了行/列变换，使用行/列变换后的矩阵对输入序列进行编码后的矩阵对所述输入序列进行编码。本申请中行/列变换是指行变换、列变换、或者行变换和列变换。

对于接收端的通信设备，使用LDPC矩阵对输入序列进行译码包括：

使用扩展因子Z对应的LDPC矩阵对输入序列进行译码；或者扩展因子Z对应的LDPC矩阵经过了行/列变换，使用行/列变换后的矩阵对输入序列进行编码后的矩阵对所述输入序列进行编码。本申请中行/列变换是指行变换、列变换、或者行变换和列变换。

在一种可能的实现方式中，可以保存LDPC矩阵，使用该LDPC矩阵对输入序列进行编码，或者基于该LDPC矩阵进行变换(行/列变换)或扩展获得可用于编码的LDPC矩阵。

在另一种可能的实现方式中，可以保存参数，依据所述参数可以获得用于编码或者译码的LDPC矩阵，从而可以基于LDPC矩阵对输入序列进行编码或者译码。所述参数包括以下至少之一：基图、基矩阵、基于基图或基矩阵行/列变换后的变换矩阵、基于基图或基矩阵的扩展矩阵、基矩阵中非零元素的偏移值、或者与获得LDPC矩阵相关的任何参数。

在又一种可能的实现方式中，LDPC矩阵的基矩阵可以保存在存储器中。

在又一种可能的实现方式中，LDPC矩阵的基图保存在存储器中，LDPC矩阵的基矩阵中非零元素的偏移值可以保存在存储器中。

在又一种可能的实现方式中，LDPC矩阵的参数按照表2、或表3b-1至表3b-8所示表所示的方式保存在存储器中，也可以保存其中的部分元素组。

基于上述各可能的实现方式，在一种可能的设计中，用于LDPC编码或者译码的基图和基矩阵中至少一个是上述LDPC矩阵的基图和基矩阵中至少一个经过行交换、或者列交换、或者行交换和列交换后得到的。

第三方面，提供一种通信装置可以包含用于执行上述方法设计中相对应的模块。所述模块可以是软件和/或是硬件。

在一个可能的设计中，第三方面提供的通信装置，包括处理器和收发组件，该处理器和收发组件可用于实现上述编码或者译码方法中各部分的功能。在该设计中，如果该通信装置是终端、基站或者其他网络设备，其收发组件可以是收发机，如果该通信装置是基带芯片或基带单板，其收发组件可以是基带芯片或基带单板的输入/输出电路，用于实现输入/输出信号的接收/发送。所述通信装置可选的还可以包括存储器，用于存储数据和/或指令。

在一种实现方式中，所述处理器可以包括如上述第一方面所述的编码器以及确定单元。所述确定单元用于确定对输入序列编码所需的扩展因子Z。所述编码器用于使用所述扩展因子Z对应的LDPC矩阵对所述输入序列进行编码。

在另一种实现方式中，所述处理器可以包括如上述第二方面所述的译码器以及获取单元。所述获取单元用于获取LDPC码的软值和扩展因子Z。所述译码器用于基于扩展因子Z对应的基矩阵H_B对LDPC码的软值译码得到信息比特序列。

第四方面，提供了一种通信装置，包括一个或多个处理器。

在一种可能的设计中，一个或多个所述处理器可实现第一方面所述编码器的功能，在另一种可能的设计中，第一方面所述编码器可以是所述处理器的一部分，处理器除了实现第一方面所述编码器的功能，还可以实现其他功能。

在一种可能的设计中，一个或多个所述处理器可实现第二方面所述译码器的功能，在另一种可能的设计中，第二方面所述译码器可以是所述处理器的一部分。

可选地，所述通信装置还可以包括收发器以及天线。

可选的，所述通信装置还可以包括用于产生传输块CRC的器件、用于码块分割和CRC校验的器件、用于交织的交织器、或者用于调制处理的调制器等。

可选的，所述通信装置还可以包括，用于解调操作的解调器、用于解交织的解交织器、或者用于解速率匹配的器件等等。可以通过一个或多个处理器实现这些器件的功能。

在一种可能的设计中，可以通过一个或多个处理器实现这些器件的功能。

第五方面，本发明实施例提供了一种通信系统，该系统包括上述第三方面所述的通信装置。

第六方面，本发明实施例提供了一种通信系统，该系统包括一个或多个第四方面所述的通信装置。

再一方面，本发明实施例提供了一种计算机存储介质，其上存储有程序，当其运行时，使得计算机执行上述方面所述的方法。

本申请的又一方面提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。

本发明实施例的信息处理的方法、装置、通信设备和通信系统，在编码性能和错误平层上能够适应系统灵活多变的码长码率需要。

附图说明

图1为一LDPC码的基图、基矩阵及其循环置换矩阵的示意图；

图2为一LDPC码的基图的结构示意图；

图3a为本发明一实施例提供的LDPC码的基图的示意图；

图3b-1为本发明实施例提供的一基矩阵的示意图；

图3b-2为本发明实施例提供的另一基矩阵的示意图；

图3b-3为本发明实施例提供的另一基矩阵的示意图；

图3b-4为本发明实施例提供的另一基矩阵的示意图；

图3b-5为本发明实施例提供的另一基矩阵的示意图；

图3b-6为本发明实施例提供的另一基矩阵的示意图；

图3b-7为本发明实施例提供的另一基矩阵的示意图；

图3b-8为本发明实施例提供的另一基矩阵的示意图；

图4为本发明实施例提供的性能示意图；

图5为本发明实施例提供的的信息处理流程示意图；

图6为本发明实施例提供的的信息处理流程示意图；

图7为本发明实施例提供通信装置结构示意图；

图8为本发明实施例提供的系统结构示意图。

具体实施方式

为便于理解下面对本申请中涉及到的一些名词做些说明。

本申请中，名词“网络”和“系统”经常交替使用，“装置”和“设备”也经常交替使用，“信息”和“数据”也经常交替使用，但本领域的技术人员可以理解其含义。“通信装置”可以是芯片(如基带芯片，或者数据信号处理芯片，或者通用芯片等等)，终端，基站，或者其他网络设备。终端是一种具有通信功能的设备，可以包括具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备等。在不同的网络中终端可以叫做不同的名称，例如：用户设备，移动台，用户单元，站台，蜂窝电话，个人数字助理，无线调制解调器，无线通信设备，手持设备，膝上型电脑，无绳电话，无线本地环路台等。为描述方便，本申请中简称为终端。基站(base station，BS)，也可称为基站设备，是一种部署在无线接入网用以提供无线通信功能的设备。在不同的无线接入系统中基站的叫法可能有所不同，例如在而在通用移动通讯系统(Universal Mobile TelecommunicationsSystem，UMTS)网络中基站称为节点B(NodeB),而在LTE网络中的基站称为演进的节点B(evolved NodeB，eNB或者eNodeB)，在新空口(new radio,NR)网络中的基站称为收发点(transmission reception point，TRP)或者下一代节点B(generation nodeB，gNB)，或者其他各种演进网络中的基站也可能采用其他叫法。本发明并不限于此。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行描述。

LDPC码通常可以用奇偶校验矩阵H来表示。LDPC码的奇偶校验矩阵H可以通过基图(base graph)和偏移(shift)值得到。基图通常可以包括m*n个矩阵元素(entry)，可以用m行n列的矩阵形式表示，矩阵元素的值为0或1，其中值为0的元素，有时候也称之为零元素，表示该元素可以被Z*Z的全零矩阵(zero matrix)替换，值为1的元素，有时候也称之为非零元素，表示该元素可以被Z*Z的循环置换矩阵(circulant permutation matrix)替换。也就是说，每个矩阵元素代表的是一个全零矩阵或者一个循环置换矩阵。如图1中10a所示为一个示例性的m＝5，n＝27具有QC结构的LDPC码的基图中的各元素。需要说明的是，在本文中，基图和矩阵的行号和列号均是从0开始编号的，仅仅是为了方便说明，例如第0列表示为基图和矩阵的第一列，第1列表示为基图和矩阵的第二列、第0行表示基图和矩阵的第一行，第1行表示为基图和矩阵的第二行，以此类推。

可以理解的是，行号和列号也可以从1开始编号，则相应的行号和列号在本文所示的行号和列号基础上加1，例如，如果行号或者列号从1开始编号，则第1列表示基图和矩阵的第一列，第2列表示基图和矩阵的第二列，第1行表示表示基图和矩阵的第一行，第2行表示基图和矩阵的第二行，以此类推。

若基图中第i行第j列的元素值为1，其偏移值为P_i,j，P_i,j为大于或者等于0的整数，则表示第i行第j列的值为1的元素可以被P_i,j对应的Z*Z的循环置换矩阵替换，该循环置换矩阵可通过将Z*Z的单位矩阵进行P_i,j次向右循环移位得到。可见，将基图中每个值为0的元素用Z*Z的全零矩阵替换，每个值为1的元素采用其偏移值对应的Z*Z的循环置换矩阵进行替换，则可以得到LDPC码的奇偶校验矩阵。Z为正整数，也可以称之为扩展(lifting)因子，可以根据系统支持的码块大小和信息数据的大小确定的。可见奇偶校验矩阵H的大小为(m*Z)*(n*Z)。例如，扩展因子Z＝4，则每个零元素被一个4*4大小的全0矩阵11a替换，若P_2,3＝2，则第2行第3列的非0元素被4*4的循环置换矩阵11d替换，该矩阵是由4*4的单位矩阵11b经过2次向右循环移位得到的，若P_2,4＝0，则第2行第4列的非0元素被单位矩阵11b替换。需要说明的是，此处仅仅只是举例说明，并不以此为限制。

由于P_i,j可以是基于扩展因子Z得到的，对于同一个位置上值为1的元素，采用不同的扩展因子Z可能存在不同的P_i,j。为了简化实现，通常系统也会定义一个m行n列的基矩阵(base matrix)，有时候也称之为PCM(parity check matrix)。在基矩阵中每个元素和基图中每个元素的位置一一对应，基图中的零元素在基矩阵中位置不变，可以采用-1或者空值“null”表示，基图中第i行第j列值为1的非零元素在基矩阵中位置不变，可表示为P_i,j，P_i,j可以是相对于一个预定或者特定的扩展因子Z定义的偏移值。在本申请实施例中，有时也将基矩阵称为基图矩阵的偏移矩阵。

如图1中10b所示为基图10a对应的一个基矩阵。

通常LDPC码的基图或基矩阵中还可以包括p列内置打孔(built-in puncture)比特列，p可以为0ˉ2的整数，这些列参与编码，但是其编码对应的系统比特不被发送，则LDPC码基矩阵的码率满足R＝(n-m)/(n-p)。以基图10a为例，如果有2列内置打孔比特列，则码率为(27-5)/(27-2)＝0.88，近似于8/9。

无线通信系统中采用的LDPC码为QC-LDPC码，其校验位部分具有双对角结构或者raptor-like结构，可以简化编码，支持增量冗余混合重传。QC-LDPC码的译码器中中通常采用QC-LDPC移位网络(QC-LDPC shift network，QSN)，Banyan网络或者Benes网络实现信息的循环移位。

具有raptor-like结构的QC-LDPC码的，其基图的矩阵大小为m行n列，可以包括5个子矩阵A、B、C、D和E，其中，矩阵的权重是由非零元素的个数决定的，行的权重(行重)是指一行中包括的非零元素的个数，列的权重(列重)是指一列中包括的非零元素的个数。如图2中200所示，其中：

子矩阵A为m_A行n_A列的矩阵，其大小可以为m_A*n_A，其中每列对应LDPC码中的Z个系统比特，系统比特有时候也称为信息比特。

子矩阵B为为m_A行m_A列的方阵，其大小可以为m_A*m_A，每列对应于LDPC码中的Z个校验比特。子矩阵B包括双对角结构的子矩阵B’和一列权重为3的矩阵列(简称为3列重列)，其中列重为3的矩阵列可以位于子矩阵B’之前，如图2中20a所示；子矩阵B还可以包括一列或多列列重为1的矩阵列(简称为单列重列)，例如，一种可能的实现方式如图2中20b或20c所示。

通常基于子矩阵A和B生成的矩阵可以称为核心矩阵，可以用来支持高码率的编码。

子矩阵C为全零矩阵，其大小为m_A×m_D。

子矩阵E为单位矩阵，其大小为m_D×m_D。

子矩阵D大小为m_D×(n_A+m_A)，通常可用来生成低码率的校验位。

由于子矩阵C和E的结构相对确定，子矩阵A、B和D两部分的结构是LDPC码的编译码性能的影响因素之一。

采用raptor-like结构的LDPC矩阵进行编码时，一种可能的实现方式为，可以先对子矩阵A和B部分的矩阵，也就是对核心矩阵进行编码，得到子矩阵B对应的校验比特，再对整个矩阵进行编码，得到子矩阵E部分对应的校验比特。由于子矩阵B可以包括双对角结构的子矩阵B’和一单列重列，在编码中可以先获得双对角结构对应的校验比特，再获得单列重列对应的校验比特。

下面给出一种编码的示例方式。假设子矩阵A和B构成的核心矩阵部分为H_core，H_core中去掉最后一行和最后一列，也就是去掉单列重列以及该列非零元素所在的行，得到的矩阵部分为H_core-dual，H_core-dual中的校验位部分表示为H_e＝[H_e1 H_e2],H_e1为3列重列，H_e2为双对角结构。根据LDPC码矩阵定义，H_core-dual·[S P_e]^T＝0，其中，S为输入序列，由信息比特构成的向量表示，P_e为校验比特构成的向量，[S P_e]^T表示由输入序列S和P_e构成的矩阵转置。因此可以先根据输入序列S和H_core-dual计算出H_core-dual对应的校验比特，输入序列S中包括所有信息比特；再根据得到H_core-dual对应的校验比特和输入序列S计算得到子矩阵B中单列重列对应的校验比特，此时可以得到子矩阵B对应的所有校验比特；再根据输入序列S以及子矩阵B对应的校验比特，利用子矩阵D部分编码得到子矩阵E对应的校验比特，从而得到所有信息比特和所有校验比特，这些比特构成编码后的序列，也就是一个LDPC码序列。

可选地，LDPC码编码还可能包含截短(shortening)和打孔(puncturing)操作。被截短的比特和被打孔的比特均不发送。

其中，截短一般是从信息比特的最后一位开始向前截短，可以采用不同的方式进行截短。例如，被截短的比特数s₀，可以将输入序列S中最后s₀个比特设置为已知比特得到输入序列S’，如设置为0或者null，或者其他一些值，然后通过LDPC矩阵对输入序列S’进行编码，又例如，也可以可以将输入序列S中最后(s₀mod Z)个比特设置为已知比特得到输入序列S’，如设置为0或者null，或者其他一些值，将子矩阵A中最后

列删除得到LDPC矩阵H’，使用LDPC矩阵H‘对输入序列S’进行编码，或者子矩阵A中最后

列不参与对输入序列S’的编码。在完成编码后，被截短的比特不发送。

其中，打孔可以是对输入序列中内置打孔比特，或者校验比特进行打孔。对校验比特打孔时通常也是从校验比特的最后一位进行打孔的，当然，也可以按照系统预设的打孔顺序进行打孔。一种可能的实现方式为，先对输入序列进行编码，然后根据需要被打孔的比特数p，选择校验比特中最后p个比特或者根据系统预设的打孔顺序选择p个比特，这p个比特不发送。又一种可能的实现方式中，也可以确定出被打孔比特对应的矩阵的p列以及这些列中非零元素所在的p行，这些行、列不参与编码，也就不产生相应的校验比特。

需要说明的是，这里对编码方式只是举例，基于本申请提供基图和/或基矩阵还可以采用本领域技术人员所知的其他编码方式，本申请并不限定。本申请中涉及的译码，可以是采用多种编码方式，例如可以采用，min-sum(MS)译码方式，也可以采用beliefpropagation译码方式。MS译码方法有时也称为Flood MS译码方法。例如，对输入序列初始化，并进行迭代处理，在迭代后进行硬判决检测，并对硬判决结果进行校验，如果译码结果符合校验方程，则译码成功，终止迭代，并输出判决结果。如果不符合校验方程，则在最大迭代次数内再次进行迭代处理，若达到最大迭代次数，仍校验失败，则译码失败。可以理解的是，本领域的技术人员可以理解MS译码的原理，在此不再详述。

需要说明的是，对于译码方式只是举例说明，对于基于本申请提供基图和/或基矩阵还可以采用本领域技术人员所知的其他译码方式，本申请对译码方式并不限定。

通常可以通过对基图或者基矩阵的设计来获得LDPC码。例如，可以对基图或者基矩阵采用密度进化的方法可以确定出LDPC码的性能上限，并且根据基矩阵中的偏移值确定出LDPC码的错误平层。通过对基图或者基矩阵的设计，可以改善编码或者译码性能，以及降低错误平层。无线通信系统中码长灵活多变，例如，可以是2560比特，38400比特等，图3a为一个LDPC码的基图示例，图3b-1至图3b-8是图3a基图的各基矩阵示例，可满足多种块长的性能需求。为方便说明及理解，附图中3a和3b-1至3b-8中在最上侧以及最左侧，分别示出了列号和行号。

图4给出了3a所示的LDPC码的性能示意图，在图4所示的性能图中，基于图3b-1至图3b-8所示矩阵编码的性能曲线，横坐标表示信息比特序列的长度，单位为比特，纵坐标是达到对应BLER需要的符号信噪比(Es/N0)，每个码率两条线分别对应BLER是0.01和0.0001两种情况。同一码率下，0.01对应在上的曲线，0.0001对应在下的曲线。各曲线平滑，说明矩阵在不同块长上都具有较优的性能

图3a所示为一个LDPC码的基图示例，其中，图中最上面一行0ˉ51(即0至51列)表示列编号，最左面一列0ˉ41(即0至41行)表示行编号，也就是基图的矩阵大小为42行52列。

在一种实现方式中，子矩阵A和子矩阵B的部分可以看做LDPC码的基图的核心矩阵部分，可用于高码率编码。构成了一个7行17列的矩阵，如图3a所示基图的左上角的7行17列的矩阵可以看作基图的核心矩阵部分。核心矩阵部分可以包括子矩阵A和子矩阵B。子矩阵A为图3a中第0行至第6行，以及第0列至第9列构成的7行10列的矩阵。子矩阵B为图3a中第0行至第6行，以及第10列至第16列构成的7行7列的矩阵。

在一种实现方式中，子矩阵A中可以包括一列或多列内置打孔比特列，例如：可以包括2列内置打孔比特列，则打孔后，核心矩阵可以支持的码率为2/3。其中，子矩阵B中可以包括1列3列重列，即子矩阵B的第一列(核心矩阵的第10列)列重为3，子矩阵B的第二列(核心矩阵的11列)的列重为5，子矩阵B的第二至四列(核心矩阵的12至13列)，第0至3行为双对角结构，其中第三和第四列(核心矩阵的12至13列)的列重为2，子矩阵B还包括3列单列重的列(核心矩阵的14至16列)。

在一种实现方式中，子矩阵A可以对应系统比特，有时也称为信息比特，其大小为m_A行10列，其中，m_A＝5，在基图30a中由第0行至第4行以及第0列至第9列的元素构成；

在一种实现方式中，子矩阵B可以对应校验比特，其大小为m_A行m_A列，在基图30a中由第0行至第6行以及第10列至第16列的元素构成。

为了获得灵活的码率，可以基于核心矩阵添加相应大小的子矩阵C、子矩阵D和子矩阵E，来获得不同的码率。由于子矩阵C为全零矩阵，子矩阵为单位矩阵，其大小主要是根据码率来确定，结构相对固定。影响到编译码性能的主要在于核心矩阵和子矩阵D部分。在核心矩阵的基础上添加行列，形成相应的C、D和E部分可以得到不同码率。

子矩阵D的列数m_D为子矩阵A和B的列数之和，其行数主要与码率相关。以基图30a为例，子矩阵D的列数为17列。若LDPC码支持的码率为R_m，则其基图或者基矩阵的大小为m行n列，其中，n＝n_A/R_m+p，m＝n-n_A＝n_A/R_m+p-n_A。其中P为内置打孔列。依据该公式可以获知LDPC码支持的码率。若最低码率R_m＝1/3，内置打孔列数p＝2，以基图30a为例，则n＝52，m＝42，子矩阵D的行数m_D最大可以为m-m_A＝42-7＝35，从而0≤m_D≤35。

以基图30a为例，其中子矩阵D可以包括基图30a中第7行至第41行中的m_D行。

在本申请中，若基图中相邻两行的同一列最多只有1个非零元素，则这两行彼此正交。若基图中相邻两行除了部分列以外的其他列中，同一列最多只有1个非零元素，则该相邻两行是准正交的。例如，对于相邻两行，除了内置打孔比特列以外的其他列只有一个非零元素，则可以认为该相邻两行是准正交的。

基图30a中第7行至第41行可以包括多行准正交结构和至少两行正交结构。例如，基图30a中第32行与第33行正交，第34行与第35行正交，第36,37,38行正交。对于任意相邻2行中除了内置打孔比特列以外的其余列中，同一列中最多只有一个非零元素，则符合准正交。如果包括内置打孔比特列，任一一列最多只有一个非零元素，则符合正交结构。

若m_D＝15，LDPC码基图中子矩阵D大小为15行17列，可以是由基图30a的第7行至第21行，第0列至第16列的矩阵构成，对应LDPC码支持的码率可以参照上述计算公式获得。

子矩阵E为15行15列的单位矩阵，子矩阵C为7行15列的全0矩阵；

若m_D＝19，LDPC码基图中子矩阵D大小为19行17列，可以是由基图30a的第7行至第25行，第0列至第16列的矩阵构成，对应LDPC码支持的码率可以参照上述计算公式获得。在该码率下，LDPC码的基图对应于基图30a的第0行至第25行，第0列至第16列构成的矩阵部分，其中子矩阵E为16行16列的单位矩阵，子矩阵C为7行16列的全0矩阵。

以此类推，不一一阐述。

在一种设计中，可以对基图和/或基矩阵做行/列交换，也就是说，进行行交换，或者列交换，或者行交换和列交换。所述行/列交换操作，并不改变行重和列重，非零元素的个数也没有发生改变。因此，行/列交换后的基图和/或基矩阵对系统性能影响有限。也就是说从整体讲，对系统性能的影响可接受，在容忍范围内，例如，可能对某些场景或者在某些范围内，性能在允许范围内下降，但是在某些场景或者某些范围内，性能有所改善，整体上看对性能影响不大。

例如，可将基图30a的第34行和第36行进行交换，并且将第44列和第45列进行交换。又例如，子矩阵D包括矩阵F中m_D行，这m_D行可以不进行行交换，也可以将其中一行或多行之间进行行交换，子矩阵E仍为对角结构，不做行、列交换，例如，将矩阵F的第27行和第29行进行行交换，子矩阵D包括矩阵F中m_D行，子矩阵E仍为对角结构。可以理解的是，若基图或基矩阵包括子矩阵D，那么对核心矩阵的列进行交换时，相应的子矩阵D中列也需要进行交换。

如图3b-1至图3b-8所示矩阵分别为基图30a的多个基矩阵的设计示例。其中，基图30a中第i行第j列的非零元素在图3b-1至3b-8中示出的矩阵中的位置不变，值为偏移值V_i,j，零元素在偏移矩阵中以-1或者null表示。其中，子矩阵D在基矩阵中相应的部分可以包括其中任一基矩阵的第7行至第41行中的m_D行，可以根据码率的不同选择m_D的值。可以理解的是，如果基图是相对于基图30a进行过行/列变换后的矩阵，则基矩阵也是相应任一个经过行/列变换后的矩阵。

在一种可能的设计中，LDPC码的基矩阵可以包括图3b-1至图3b-8所示的任一矩阵的第0至6行以及第0至16列，此时，图3b-1至图3b-8所示矩阵的第0至6行以及第0至16列构成的矩阵可以作为基矩阵的核心部分。在本设计中，对于LDPC码的基矩阵的其他部分，例如矩阵C,D,E部分的结构并不限定，例如可以采用图3b-1至图3b-8所示的任一种结构，也可以采用其他的矩阵设计。

在另一种可能的设计中，LDPC码的基矩阵可以包括：图3b-1至图3b-8所示的任一矩阵中的第0至(m-1)行以及第0至(n-1)列构成的矩阵，其中7≤m≤42,m为整数，18≤n≤52,n为整数。

在本设计中，对于LDPC码的基矩阵的其他部分的结构并不限定，例如可以采用图3b-1至图3b-8所示的任一种结构，也可以采用其他的矩阵设计。

在又一种可能的设计中，LDPC码的基矩阵可以包括：图3b-1至图3b-8所示的任一图3b-1至3b-8的第0至6行以及第0至16列中的部分列。例如，可以对图3b-1至图3b-8所示矩阵的核心部分(第0至6行以及第0至16列)截短(shortening)和/或打孔(puncturing)。在一种实现方式中，LDPC码的基矩阵可以不包括被截短和/或打孔的比特对应的列。

在本设计中，对于LDPC码的基矩阵的其他部分并不限定，例如可以参照图3b-1至图3b-8所示的结构，也可以采用其他的结构。

在又一种可能的设计中，LDPC码的基矩阵可以包括：图3b-1至图3b-8所示的任一矩阵中的第0至(m-1)行以及第0至(n-1)列中的部分列构成的矩阵，其中7≤m≤42,m为整数，18≤n≤52,n为整数。例如，可以对图3b-1至图3b-8所示的任一矩阵中的第0至(m-1)行以及第0至(n-1)列截短(shortening)和/或打孔(puncturing)。在一种实现方式中，LDPC码的基矩阵可以不包括被截短和/或打孔的比特对应的列。在本设计中，对于LDPC码的基矩阵的其他部分并不限定，例如可以参照图3b-1至图3b-8所示的结构，也可以采用其他的结构。

在一种实现方式中，所述截短操作，可以是对信息比特截短。例如，以图3b-1至图3b-8所示的任一矩阵为例，对0至9列中的1列或者多列截短，那么LDPC码的基矩阵可以不包括图3b-1至图3b-8所示矩阵中被截短的1列或者多列。比如，若第9列被截短，那么LDPC码的基矩阵可以包括：图3b-1至3b-8中任一矩阵的第0至8列和第10至16列。对于第0至6行，以及第0至8列和第10至16列来讲。

在另一种实现方式中，所述打孔可以是对校验比特打孔。例如，以图3b-1至图3b-8所示的任一矩阵为例，对第10至第16列中的1列或者多列打孔。那么LDPC码的基矩阵可以不包括图3b-1至图3b-8所示矩阵中被打孔的1列或者多列。比如，若第16列被打孔，那么LDPC码的基矩阵可以包括：3b-1至图3b-8中任一矩阵的第0至15列。

为LDPC码设计了不同的扩展因子Z，以支持不同的长度的信息比特序列。在一种可能的设计中，可以对不同扩展因子使用不同的基矩阵取得较好的性能。例如，扩展因子Z＝a×2^j，0≤j＜7，a∈{2,3,5,7,9,11,13,15}。表一为一种可能支持的扩展因子集合{2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,18,20,22,24,26,28,30,32,36,40,44,48,52,56,60,64,72,80,88,96,104,112,120,128,144,160,176,192,208,224,240,256,288,320,352,384}，其中除了最上面一行和最左面一列以外，每一格表示相应地a和j的取值对应的Z的值，例如，a＝2这一列，且j＝1这一行，Z＝4，又例如，a＝11且j＝3，Z＝88。以此类推，不再赘述。

表1

由于基图支持的扩展因子集合可以是表1中的所有扩展因子，也可以是一部分扩展因子，例如，可以为{24,26,28,30,32,36,40,44,48,52,56,60,64,72,80,88,96,104,112,120,128,144,160,176,192,208,224,240,256,288,320,352,384}，也就是Z大于或者等于24。又例如，可以为{2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,18,20,22}中的一个或多个与{24,26,28,30,32,36,40,44,48,52,56,60,64,72,80,88,96,104,112,120,128,144,160,176,192,208,224,240,256,288,320,352,384}的并集。需要说明的是此处仅为举例。可以根据a的取值将基图支持的扩展因子集合划分成不同的子集。例如，a＝2，扩展因子Z的子集可以包括{2,4,8,16,32,64,128,256}中的一个或多个，又例如，a＝3，扩展因子Z的子集可以包括{3,6,12,24,48,96,192,384}中的一个或多个，以此类推。

可以对基图支持的扩展因子集合根据a的不同取值划分，从而确定出相应的基矩阵：

若a＝2，或者扩展因子Z取值为{2,4,8,16,32,64,128,256}中的一个时，基矩阵可以包括图3b-1至图3b-8中所示矩阵中的第0至6行以及第0至16列，或者，基矩阵包括图3b-1所示矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n为整数；或者，基矩阵包括图3b-1所示矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤52n为整数。。

若a＝3，或者扩展因子Z取值为{3,6,12,24,48,96,192,384}中的一个时，基矩阵可以包括图3b-2中的第0至6行以及第0至16列，或者，基矩阵包括图3b-2所示矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n为整数；或者，基矩阵包括图3b-2所示矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤52，且n为整数。。

若a＝5，或者扩展因子Z取值为{5,10,20,40,80,160,320}中的一个时，基矩阵可以包括图矩3b-3中的第0至6行以及第0至16列，或者，基矩阵包括图3b-3所示矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n为整数；或者，基矩阵包括图3b-1所示矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤52,n为整数。

若a＝7，或者扩展因子Z取值为{7,14,28,56,112,224}中的一个时，基矩阵可以包括图3b-4中的第0至6行以及第0至16列，或者，基矩阵包括图3b-4所示矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n为整数；或者，基矩阵包括图3b-4所示矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤52,n为整数。

若a＝9，或者扩展因子Z取值为{9,18,36,72,144,288}中的一个时，基矩阵可以包括图3b-5中的第0至6行以及第0至16列，或者，基矩阵包括图3b-5所示矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；或者，基矩阵包括图3b-5所示矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤62,n为整数。

若a＝11，或者扩展因子Z取值为{11,22,44,88,176,352}中的一个时，基矩阵可以包括图3b-6中的第0至6行以及第0至16列，或者，基矩阵包括图3b-6所示矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；或者，基矩阵包括图3b-6所示矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤62,n为整数。

若a＝13，或者扩展因子Z取值为{13,26,52,104,208}中的一个时，基矩阵可以包括图3b-7中的第0至6行以及第0至16列，或者，基矩阵包括图3b-7所示矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；或者，基矩阵包括图3b-7所示矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤62,n为整数。

若a＝15，或者扩展因子Z取值为{15,30,60,120,240}中的一个时，基矩阵可以包括矩阵3b-8中的第0至6行以及第0至16列，或者，基矩阵包括图3b-8所示矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；或者，基矩阵包括图3b-8所示矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤626，n为整数。

可选地，对于一个LDPC码给定的基矩阵而言，可以对矩阵中一列或者多列非零元素的偏移值增加或减少补偿值Offset_s，而对系统性能影响不大。不同列中非零元素的补偿值可以相同也可以不同，例如，对矩阵的一列或多列进行补偿，不同列的补偿值可以相同，也可以不同，本申请并不限定。

对系统性能影响不大是指对系统性能的影响可接受，在容忍范围内。例如，可能对某些场景或者在某些范围内，性能在允许范围内下降，但是在某些场景或者某些范围内，性能有所改善，整体上看对性能影响不大。

例如对图3b-1至3b-2中任一矩阵中第s列中大于或等于0的各偏移值分别增加或减少补偿值Offset_s可以得到该矩阵的补偿矩阵Hs，其中Offset_s为大于或等于0的整数，其中S为大于等于0,且小于11的整数。。一列或多列的补偿值Offsets可以相同，也可以不同。。

图4所示的性能图中，为基于图3b-1至3b-2所示矩阵编码的性能曲线，横坐标表示信息比特序列的长度，单位为比特，纵坐标是达到对应BLER需要的符号信噪比(Es/N0)，每个码率两条线分别对应BLER是0.01和0.0001两种情况。同一码率下，0.01对应在上的曲线，0.0001对应在下的曲线。各曲线平滑，说明矩阵在不同块长上都具有较优的性能

附图1至图3a、图3b-1至3b-8对LDPC码涉及的基图以及基矩阵的结构进行了展示。为了充分说明本发明实施方式中对于基图和/或基矩阵的设计，可以通过下表2进一步说明。

在一种设计中，图1中的10a所述基图为7行16列的矩阵，其涉及的参数可以用表2来表示。

表2

在一种设计中，以图3b-1至图3b-8所示基矩阵为例，其涉及的参数可以分别用表3b-1至表3b-8来表示。

表3b-1

表3b-2

表3b-3

表3b-4

表3b-5

表3b-6

表3b-7

表3b-8

可以理解，上述图3a,图3b-1至3b-8以及表2，表3b-1至表3b-8是为了帮助理解对于基图和矩阵的设计，其表现形式并不仅仅局限于这种表现形式。还可以包括其他可能的变形。

在一种实现方式中，上述表2，表3b-1至表3b-8中的“行重”这一参数也可以省略。可以通过一行非零元素所在的列，获知这一行有多少个非零元素，因此行重也就获知了。

在一种实现方式中，对于上述表2，表3b-1至表3b-8中的“非零元素所在的列”中的参数值，也可以不按照由小到大的顺序排列，只要参数值索引到非零元素所在的列就行。此外，对于表2，表3b-1至表3b-8的“非零元素偏移值”中的参数值，也不一定按照列的顺序排列，只要“非零元素偏移值”中的参数值，与“非零元素所在的列”中的参数值一一对应就可以。

图5给出了处理数据过程的设计。处理数据的过程可以通信装置来实现，所述通信装置可以是基站、终端或者其他实体等，例如通信芯片，编码器/译码器等等。

501部分，获取输入序列。

在一种实现方式中，编码的输入序列可以是信息比特序列。信息比特序列有时也称为码块(code block)，例如，可以是对传输块进行码块划分后的输出序列。在一种实现方式中，译码的输入序列可以是LDPC码的软值序列。

502部分，基于LDPC矩阵对所述输入序列进行编码/译码；该LDPC矩阵的基矩阵可以为前述示例中的任一基矩阵。

在一种实现方式中，LDPC矩阵可以是基于扩展因子Z和基矩阵得到的。

在一种实现方式中，可以保存LDPC矩阵的相关参数，这些参数包括以下一个或多个：

a)用于获得上述各实现方式中列举的任一基矩阵中的参数，基于所述参数可以获得所述基矩阵；例如，所述参数可以包括以下一个或多个：行号、行重、非零元素的位置、基矩阵中的偏移值，非零元素偏移值及对应的位置，补偿值，扩展因子，基图，码率等。

b)上述各实现方式中列举的任一基矩阵；

c)上述各实现方式中列举的任一基矩阵经过至少一列补偿后的补偿矩阵Hs；

d)基于所述基矩阵或其补偿矩阵Hs扩展后的矩阵；

e)基于上述各实现方式中列举的任一基矩阵或者补偿矩阵Hs经过行/列变换后的基矩阵。

f)基于所述行/列变换后的基矩阵或者补偿矩阵Hs扩展后的矩阵。

g)基于上述各实现方式中列举的任一基矩阵或者补偿矩阵Hs的进行截短或者打孔后的矩阵。

在一种可能的实现方式中，基于低密度奇偶校验LDPC矩阵对输入序列进行编码/译码，可以是在编码/译码过程中，按照以下方式的一种或者多种进行：

i.基于上述a)获得基矩阵，基于获得的基矩阵编码/译码；或者基于获得的基矩阵进行行/列交换，基于行/列变换后的基矩阵编码/译码，或者基于获得的基矩阵的补偿矩阵进行编码/译码，或者基于获得的基矩阵的补偿矩阵Hs进性行/列变换后的矩阵进行编码/译码。这里基于基矩阵或者补偿矩阵Hs编码/译码，可选的，还可以包括基于基矩阵的扩展矩阵或者补偿矩阵Hs的扩展矩阵编码/译码，或者基于基矩阵或者补偿矩阵进行截短或者打孔后的矩阵编码/译码；

ii.基于b)、c)d)或者e)保存的基矩阵(保存基矩阵H或者Hs、或者保存的基于基矩阵H或者Hs行/列变换后的基矩阵)编码/译码，或者基于所述保存的基矩阵进行行/列变换，基于行/列变换后的基矩阵编码/译码。这里，基于基矩阵或者补偿矩阵Hs编码/译码，可选的，还可以包括基于基矩阵的扩展矩阵或者补偿矩阵Hs的扩展矩阵编码/译码,或者基于基矩阵或者补偿矩阵进行截短或者打孔后的矩阵编码/译码；

iii.基于d),f)或者g)进行编码/译码。

503部分，输出编码/译码后的比特序列。

图6给出了获得处理数据过程的一种设计，其可用于附图5中的502部分。

601部分，获取扩展因子Z。

一种实现方式中，扩展因子Z可以根据输入序列的长度K确定。例如，可以是在支持的扩展因子集合中，找到最小的Z₀作为扩展因子Z的大小，且满足Kb·Z₀≥K。一种可能的设计中，Kb可以为LDPC码的基矩阵中信息比特的列数。对于基图30a，其中信息比特的列数Kb_max＝10，假设基图30a支持的扩展因子集合为{24,26,28,30,32,36,40,44,48,52,56,60,64,72,80,88,96,104,112,120,128,144,160,176,192,208,224,240,256,288,320,352,384}。

若输入序列的长度K＝529比特，则Z为26，若输入序列的长度K＝5000比特，则Z为240。需要说明的是，此处仅为举例，并不以此为限制。

又例如，Kb的取值也可以根据K的取值变化，但不超过LDPC码的基矩阵中信息比特列数。例如可以为Kb设置不同的门限。

在一个设计如下：需要说明的是，这里的门限值640,560,192仅仅为举例。也可以根据系统设计需求设计为其他值。

if(K＞640)，Kb＝10；

elseif(K＞560),Kb＝9；

elseif(K＞192),Kb＝8；

elseKb＝6；end

其中，扩展因子Z可以由通信装置根据输入序列的长度K来确定，也可以是由通信装置从其他实体(如处理器)获得。

602部分，基于扩展因子和基矩阵获得LDPC矩阵。

基矩阵是前述各实施方式中例举的任一基矩阵，或者，相对于前述例举的任一基矩阵中至少一列进行补偿得到的补偿矩阵，或者相对于前述例举的任一基矩阵或补偿矩阵而言行顺序发生变换、或者列顺序发生变换，或者行顺序和列顺序均发生变换的基矩阵，其基图至少包括子矩阵A和子矩阵B。可选的还可以包括子矩阵C、子矩阵D和子矩阵E，各部分可以参考前述各实施例中的描述，此处不再赘述。

在一种可能的实现方式中，根据扩展因子Z确定对应的基矩阵，并且根据扩展因子Z对该基矩阵进行置换得到LDPC矩阵。

在一种实现方式中，可以存储扩展因子与基矩阵的对应关系，601部分获得的扩展因子Z，确定对应的基矩阵。

例如，Z为26，a＝13，基矩阵可以包括图3b-7所示的矩阵中的第0至6行以及第0至16列，或者，基矩阵包括图3b-7所示的矩阵中的第0至6行以及第0至16列中的部分列；进一步地，或者基矩阵还包括矩阵0至m-1行以及第0至n-1列，其中7≤m≤42,m为整数，17≤n≤62,n为整数，或者，基矩阵包括图3b-7所示的矩阵的第0至m-1行以及第0至n-1列，其中7≤m≤42,m为整数，17≤n≤62,n为整数，图3b-7所示的矩阵第7行至第41行中的行，以及第17列至第61列中的列。根据扩展因子Z对该基矩阵进行置换得到LDPC矩阵。

需要说明的是，这里仅仅是以Z＝26,a＝13,图3b-7所示的矩阵为例说明。此处仅为举例，本发明不限于此。可以理解，扩展因子不同，则基矩阵也有所不同。

一种可能的实现方式中，扩展因子与基矩阵的对应关系可以如表4所示，根据表4确定扩展因子对应的基矩阵索引。一种可能的设计，PCM1可以是如图3b-1所示的矩阵；PCM2可以是如图3b-2所示的矩阵；PCM3可以是如图3b-3所示的矩阵；PCM4可以是如图3b-4所示的矩阵；PCM5可以是如图3b-5所示的矩阵；PCM6可以是如图3b-6所示的矩阵；PCM7可以是如图3b-7所示的矩阵；PCM8可以是如图3b-8所示的矩阵。此处仅为举例，并不以此为限制。

表4

在一种可能的设计中，也可以如下

进一步地，在一种可能的设计中，对于扩展因子Z，其基矩阵中第i行第j列元素P_i,j可以满足下述关系：

其中，V_i,j可以是扩展因子Z所在集合的基矩阵中第i行第j列的元素的偏移值，或者是扩展因子Z所在集合中最大扩展因子的基矩阵的第i行第j列的非零元素的偏移值。

例如，以Z为13为例，其基矩阵中第i行第j列的元素P_i,j满足

其中，V_i,j是PCM7，图3b-7中第i行第j列的非零元素的偏移值。对于Z＝13而言，需要将图3b-7中第i行第j列的非零元素的偏移值V_i,j对Z＝13取模。

需要说明的是，此处仅为举例，本发明不限于此。

603部分，基于LDPC矩阵对输入序列进行编码/译码。

在一种实现方式中，编码的输入序列可以是信息比特序列。在又一种实现方式中，译码的输入序列可以是LDPC码的软值序列，可以参照图5中的相关描述。

对输入序列进行编码/译码时，可以根据Z对基矩阵进行扩展得到的LDPC矩阵H。对基矩阵中每一非零元素P_i,j，确定Z*Z大小的循环置换矩阵h_i,j，其中h_i,j为单位矩阵经过P_i,j次循环移位得到的循环置换矩阵，将h_i,j替换非零元素P_i,j，将Z*Z大小的全零矩阵替换基矩阵H_B中的零元素，从而得到奇偶校验矩阵H；

在一种可能的实现方式中，LDPC码的基矩阵可以是保存在存储器中，通信装置获取扩展因子Z对应的LDPC矩阵，从而对输入序列进行编码/译码。

在一种可能的实现方式中，由于LDPC码的基矩阵有多个，按照矩阵结构保存会占用较大的存储空间，也可以将LDPC码的基图保存在存储器中，分别逐行或者逐列保存各基矩阵中非零元素的偏移值，然后根据基图和扩展因子Z对应的基矩阵的偏移值得到LDPC矩阵。

在一种可能的实现方式中，也可以按照表2，表3b-1至表3b-8的方式保存各基矩阵中非零元素的偏移值，作为LDPC矩阵的参数，“行重”一列可选，也就是“行重”这列可以可选的保存或者不保存。通过一行非零元素所在的列，获知这一行有多少个非零元素，因此行重也就获知了。在一种可能的实现方式中，对于上述表2，表3b-1至表3b-8中的“非零元素所在的列”中的参数值，也可以不按照由小到大的顺序排列，只要参数值索引到非零元素所在的列就行。此外，对于表2，表3b-1至表3b-8中的“非零元素偏移值”中的参数值，也不一定按照列的顺序排列，只要“非零元素偏移值”中的参数值，与“非零元素所在的列”中的参数值一一对应，通信装置可获知非零元素偏移值是对应哪行哪一列的非零元素就性。例如：

在一种实现方式中，可以通过，列号，列重非零元素所在的行，或者零元素所在的行。类似于表2，表3b-1至表3b-8的形式，在此不再一一列出。

在一种可能的实现方式中，可以参照图5中的相关描述，对LDPC矩阵的相关参数保存。

在一种可能的实现方式中，保存LDPC矩阵的相关的参数时，也可以不保存图3a,3b-1至3b-8的矩阵的所有行，或者表2，表3b-1至表3b-8所示矩阵的所有行，可以根据基矩阵中包括的行保存表格中相应的行所指示的参数。例如，可以保存上述实施例中所描述的LDPC矩阵的基矩阵所包括的行和列所构成的矩阵，或者所述行和列所构成的矩阵所涉及的相关参数。

例如，如果图3b-1至图3b-8的矩阵中的第0至6行以及第0至16列，则，可以保存所述第0至6行以及第0至16列所构成的矩阵，和/或保存第0至6行以及第0至16列所构成的矩阵的相关参数，可以参照表3b-1至3b-8中所示的参数，以及上述部分描述。

如果图3b-1至图3b-8的任一矩阵中第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n为整数，则，可以保存所述第0至(m-1)行以及第0至(n-1)列所构成的矩阵，和/或者保存所述第0至(m-1)行以及第0至(n-1)列所构成的矩阵的相关参数，可以参照表3b-1至3b-8中所示的参数以及上述部分的描述。

在一种可能的实现方式中，可以对表2，表3b-1至表3b-8中任一表中至少一个“非零元素所在的列”中位置s指示的大于或等于0的各偏移值增加或减少补偿值Offset_s。

需要说明的是，此处均只是举例，并不以此为限制。

以图1为例，确定出基矩阵H_B后，可以先通过输入序列和基矩阵的第0至3行以及第0至第25列，也就是H_core-dual部分得到第22至25列对应的校验比特；再根据输入序列和H_core-dual对应的校验比特得到第26列，也就是单列重列对应的校验比特；然后根据输入序列以及第22至26列对应的校验比特和子矩阵D对应的部分编码得到子矩阵E部分对应的校验比特，从而完成编码。LDPC码的编码过程可以参考前述实现方式描述，此处不再赘述。

可选地，在通信系统中，可采用上述方法编码后得到LDPC码。获得LDPC码后，通信装置，还可以进行以下一个或多个操作：对LDPC码进行速率匹配；根据交织方案对速率匹配后的LDPC码进行交织；根据调制方案对交织后的LDPC码进行调制得到比特序列X；发送比特序列X。

译码是编码的逆过程，译码过程使用的基矩阵与编码过程使用的的基矩阵具有相同的特征。LDPC码的编码过程可以参考前述实现方式描述，此处不再赘述。在一种实现方式中，在译码之前，通信装置还可以进行以下一个或多个操作：接收包含基于LDPC编码的信号，对信号进行解调，解交织以及解速率匹配得到LDPC码的软值序列，对LDPC码的软值序列进行译码。

本申请中涉及的保存，可以是指的保存在一个或者多个存储器中。所述一个或者多个存储器，可以是单独的设置，也可以是集成在编码器或者译码器，处理器、芯片、通信装置、或者终端。所述一个或者多个存储器，也可以是一部分单独设置，一部分集成在译码器、处理器、芯片、通信装置、或者终端中，存储器的类型可以是任意形式的存储介质，本申请并不对此限定。

相应于图5，图6的给出的数据处理过程的设计，本发明实施例还提供了相应的通信装置，所述通信装置包括用于执行图5或图6中每个部分相应的模块。所述模块可以是软件，也可以是硬件，或者是软件和硬件结合。例如模块可以包括存储器，电子设备，电子部件，逻辑电路等，或上述任一组合。图7给出了一种通信装置700的结构示意图，装置700可用于实现上述方法实施例中描述的方法，可以参见上述方法实施例中的说明。所述通信装置700可以是芯片，基站，终端或者其他网络设备。

所述通信装置700包括一个或多个处理器701。所述处理器701可以是通用处理器或者专用处理器等。例如可以是基带处理器、或中央处理器。基带处理器可以用于对通信协议以及通信数据进行处理，中央处理器可以用于对通信装置(如，基站、终端、或芯片等)进行控制，执行软件程序，处理软件程序的数据。

在一种可能的涉及中，如5，图6中的一个或者多个模块可能由一个或者多个处理器来实现，或者一个或者多个处理器和存储器来实现。

在一种可能的设计中，所述通信装置700包括一个或多个所述处理器701，所述一个或多个处理器701可实现上述编码/译码的功能，例如通信装置可以是编码器或者译码器。在另一种可能的设计中，处理器701除了实现编码/译码功能，还可以实现其他功能。

所述通信装置700基于LDPC矩阵对输入序列进行编码/译码；该LDPC矩阵的基矩阵可以为前述示例中的任一基矩阵或者相对于前述例举的任一基矩阵而言行顺序发生变换、或者列顺序发生变换，或者行顺序和列顺序均发生变换的基矩阵，或者是基于前述例举的任一基矩阵截短或者打孔的基矩阵，或者是基于前述例举任一基矩阵扩展后的矩阵。关于编码或者/译码的处理可以参见图5和图6相关部分的描述，在此不再赘述。

可选的，在一种设计中，处理器701可以包括指令703(有时也可以称为代码或程序)，所述指令可以在所述处理器上被运行，使得所述通信装置700执行上述实施例中描述的方法。在又一种可能的设计中，通信装置700也可以包括电路，所述电路可以实现前述实施例中的编码/译码功能。

可选的，在一种设计中，所述通信装置700中可以包括一个或多个存储器702，其上存有指令704，所述指令可在所述处理器上被运行，使得所述通信装置700执行上述方法实施例中描述的方法。

可选的，所述存储器中还可以存储有数据。可选的处理器中也可以存储指令和/或数据。所述处理器和存储器可以单独设置，也可以集成在一起。

可选的，上述实施例中所述的“保存”可以是保存存储器702中，也可以是保存在其他的外设的存储器或者存储设备中。

例如，一个或多个存储702可以存储与上述列举的LDPC矩阵相关的参数，例如，基矩阵相关的参数，例如偏移值，基图，基于基图扩展到矩阵、基矩阵中的各行，扩展因子，基矩阵或者基于基矩阵扩展到矩阵等等。具体可以参见上述图5部分的相关描述。

可选的，所述通信装置700还可以包括收发器705以及天线706。所述处理器701可以称为处理单元，对通信装置(终端或者基站)进行控制。所述收发器505可以称为收发单元、收发机、收发电路、或者收发器等，用于通过天线506实现通信装置的收发功能.

可选的，所述通信装置700还可以包括用于产生传输块CRC的器件、用于码块分割和CRC校验的器件、用于交织的交织器、用于速率匹配的器件、或者用于调制处理的调制器等。可以通过一个或多个处理器701实现这些器件的功能。

可选的，所述通信装置700还可以包括，用于解调操作的解调器、用于解交织的解交织器、用于解速率匹配的器件、或者用于码块级联和CRC校验的器件等等。可以通过一个或多个处理器701实现这些器件的功能。

图8给出了一种通信系统800的示意图，通信系统800中包括通信设备80和通信设备81，其中，信息数据在通信设备80和通信设备81之间接收和发送。通信设备80和81可以是所述通信装装置700，或者通信设备备80和81分别包括通信装置700，对信息数据进行接收和/或发送。在一个例子中，通信设备80可以为终端，相应的通信设备81可以为基站；在另一个例子中，通信设备80为基站，相应的通信设备81可以为终端。

本领域技术任何还可以了解到本发明实施例列出的各种说明性逻辑块(illustrative logical block)和步骤(step)可以通过电子硬件、电脑软件，或两者的结合进行实现。这样的功能是通过硬件还是软件来实现取决于特定的应用和整个系统的设计要求。本领域技术人员可以对于每种特定的应用，可以使用各种方法实现所述的功能，但这种实现不应被理解为超出本发明实施例保护的范围。

本申请所描述的技术可通过各种方式来实现。例如，这些技术可以用硬件、软件或者硬件结合的方式来实现。对于硬件实现，用于在通信装置(例如，基站，终端、网络实体、或芯片)处执行这些技术的处理单元，可以实现在一个或多个通用处理器、数字信号处理器(DSP)、数字信号处理器件(DSPD)、专用集成电路(ASIC)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、或其它可编程逻辑装置，离散门或晶体管逻辑，离散硬件部件，或上述任何组合中。通用处理器可以为微处理器，可选地，该通用处理器也可以为任何传统的处理器、控制器、微控制器或状态机。处理器也可以通过计算装置的组合来实现，例如数字信号处理器和微处理器，多个微处理器，一个或多个微处理器联合一个数字信号处理器核，或任何其它类似的配置来实现。

本发明实施例中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的指令、或者这两者的结合。存储器可以是RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域中其它任意形式的存储媒介。例如，存储器可以与处理器连接，以使得处理器可以从存储器中读取信息，并可以向存储器存写信息。可选地，存储器还可以集成到处理器中。处理器和存储器可以设置于ASIC中，ASIC可以设置于UE中。可选地，处理器和存储器也可以设置于UE中的不同的部件中。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可以用硬件实现，或固件实现，或它们的组合方式来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式实现，所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机指令时，全部或部分地产生按照本发明实施例所述的流程或功能。当使用软件程序实现时，也可以将上述功能存储在计算机可读介质中或作为计算机可读介质上的一个或多个指令或代码进行传输。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是计算机能够存取的任何可用介质。以此为例但不限于：计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质。此外。任何连接可以适当的成为计算机可读介质。例如，如果软件是使用同轴电缆、光纤光缆、双绞线、数字用户线(DSL)或者诸如红外线、无线电和微波之类的无线技术从网站、服务器或者其他远程源传输的，那么同轴电缆、光纤光缆、双绞线、DSL或者诸如红外线、无线和微波之类的无线技术包括在所属介质的定义中。如本发明所使用的，盘(Disk)和碟(disc)包括压缩光碟(CD)、激光碟、光碟、数字通用光碟(DVD)、软盘和蓝光光碟，其中盘通常磁性的复制数据，而碟则用激光来光学的复制数据。上面的组合也应当包括在计算机可读介质的保护范围之内。

需要说明的是，本申请中的“/”表示和/或，例如“编码/译码(编码和/或译码)，是指的编码、或者译码、或者编码和译码。

总之，以上所述仅为本发明技术方案的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种编码方法，其特征在于，所述方法包括：

确定扩展因子Z；

基于所述扩展因子Z以及对应关系，确定所述扩展因子Z对应的基矩阵，其中所述对应关系满足：

当所述扩展因子Z为集合{2,4,8,16,32,64,128,256}中的一个时，所述扩展因子Z对应的基矩阵为第一基矩阵；所述第一基矩阵包括第一矩阵中的第0至6行以及第0至16列，或者，所述第一基矩阵包括所述第一矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n为整数；或者，所述第一基矩阵包括所述第一矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤52n为整数；

当所述扩展因子Z为集合{3,6,12,24,48,96,192,384}中的一个时，所述扩展因子Z对应的基矩阵为第二基矩阵；所述第二基矩阵包括第二矩阵中的第0至6行以及第0至16列，或者，所述第二基矩阵包括所述第二矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n为整数；或者，所述第二基矩阵包括所述第二矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤52，且n为整数；

当所述扩展因子Z为集合{5,10,20,40,80,160,320}中的一个时，所述扩展因子Z对应的基矩阵为第三基矩阵；所述第三基矩阵包括第三矩阵中的第0至6行以及第0至16列，或者，所述第三基矩阵包括所述第三矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n为整数；或者，所述第三基矩阵包括所述第三矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤52,n为整数；

当所述扩展因子Z为集合{7,14,28,56,112,224}中的一个时，所述扩展因子Z对应的基矩阵为第四基矩阵；所述第四基矩阵包括第四矩阵中的第0至6行以及第0至16列，或者，第四基矩阵包括所述第四矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n为整数；或者，第四基矩阵包括所述第四矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤52,n为整数；

当所述扩展因子Z为集合{9,18,36,72,144,288}中的一个时，所述扩展因子Z对应的基矩阵为第五基矩阵；所述第五基矩阵包括第五矩阵中的第0至6行以及第0至16列，或者，所述第五基矩阵包括所述第五矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；或者，所述第五基矩阵包括所述第五矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；

当所述扩展因子Z为集合{11,22,44,88,176,352}中的一个时，所述扩展因子Z对应的基矩阵为第六基矩阵；所述第六基矩阵包括第六矩阵中的第0至6行以及第0至16列，或者，所述第六基矩阵包括所述第六矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；或者，所述第六基矩阵包括所述第六矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；

当所述扩展因子Z为集合{13,26,52,104,208}中的一个时，所述扩展因子Z对应的基矩阵为第七基矩阵；所述第七基矩阵包括第七矩阵中的第0至6行以及第0至16列，或者，所述第七基矩阵包括所述第七矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；或者，所述第七基矩阵包括所述第七矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；

当所述扩展因子Z为集合{15,30,60,120,240}中的一个时，所述扩展因子Z对应的基矩阵为第八基矩阵；所述第八基矩阵包括第八矩阵中的第0至6行以及第0至16列，或者，所述第八基矩阵包括所述第八矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；或者，所述第八基矩阵包括所述第八矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤626，n为整数；

所述第一矩阵为：

所述第二矩阵为：

所述第三矩阵为：

所述第四矩阵为：

所述第五矩阵为：

所述第六矩阵为：

所述第七矩阵为：

所述第八矩阵为：

基于所述扩展因子Z及其对应的基矩阵确定低密度奇偶校验LDPC矩阵；

基于所述LDPC矩阵对输入序列进行编码，得到编码后的序列；

所述确定扩展因子Z包括：

获取所述输入序列；

根据所述输入序列的长度K确定所述扩展因子Z；

所述扩展因子Z为满足K_b*Z≥K的最小值，K_b为{6,8,9,10}中的一个。

2.根据权利要求1所述的编码方法，其特征在于，所述K_b为LDPC码的基矩阵中信息比特的列数。

3.根据权利要求1所述的编码方法，其特征在于，所述K_b满足：

4.根据权利要求1至3任一项所述的编码方法，其特征在于，所述基于所述扩展因子Z及其对应的基矩阵确定低密度奇偶校验LDPC矩阵包括:

基于所述扩展因子Z，和对所述基矩阵进行补偿后的补偿矩阵Hs确定所述LDPC矩阵，其中，所述补偿矩阵Hs是对所述基矩阵中至少一列s中大于或等于0的各偏移值增加或减少补偿值Offset_s得到的，其中，所述补偿值Offset_s为大于或等于0的整数，其中s为大于等于0,且小于11的整数。

5.根据权利要求1至3任一项所述的编码方法，其特征在于，所述基于所述扩展因子Z及其对应的基矩阵确定低密度奇偶校验LDPC矩阵包括：

基于所述扩展因子Z，和所述基矩阵或者基矩阵的补偿矩阵Hs经过行交换、或者列交换、或者行交换和列交换后的矩阵确定所述LDPC矩阵。

6.根据权利要求1至3任一项所述的编码方法，其特征在于，所述基矩阵中的每个元素为零元素或者为非零元素，基于所述扩展因子Z及其对应的基矩阵确定低密度奇偶校验LDPC矩阵包括：

将所述基矩阵中的每个零元素替换为Z*Z大小的全零矩阵；

将所述基矩阵中的每个非零元素替换为Z*Z大小的循环置换矩阵。

7.一种译码方法，其特征在于，所述方法包括：

确定扩展因子Z；

当所述扩展因子Z为集合{2,4,8,16,32,64,128,256}中的一个时，所述扩展因子Z对应的基矩阵为第一基矩阵；所述第一基矩阵包括第一矩阵中所示矩阵中的第0至6行以及第0至16列，或者，所述第一基矩阵包括所述第一矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n为整数；或者，所述第一基矩阵包括所述第一矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤52n为整数；

当所述扩展因子Z为集合{9,18,36,72,144,288}中的一个时，所述扩展因子Z对应的基矩阵为第五基矩阵；所述第五基矩阵包括第五矩阵中的第0至6行以及第0至16列，或者，所述第五基矩阵包括所述第五矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；或者，所述第五基矩阵包所述第五矩阵的第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤62,n为整数；

所述第一矩阵为：