Nothing Special   »   [go: up one dir, main page]

CN108695383B - 实现高频mis-hemt的方法及mis-hemt器件 - Google Patents

实现高频mis-hemt的方法及mis-hemt器件 Download PDF

Info

Publication number
CN108695383B
CN108695383B CN201710219041.3A CN201710219041A CN108695383B CN 108695383 B CN108695383 B CN 108695383B CN 201710219041 A CN201710219041 A CN 201710219041A CN 108695383 B CN108695383 B CN 108695383B
Authority
CN
China
Prior art keywords
semiconductor
heterostructure
oxide
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710219041.3A
Other languages
English (en)
Other versions
CN108695383A (zh
Inventor
李夏珺
张宝顺
蔡勇
于国浩
付凯
张志利
孙世闯
宋亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201710219041.3A priority Critical patent/CN108695383B/zh
Publication of CN108695383A publication Critical patent/CN108695383A/zh
Application granted granted Critical
Publication of CN108695383B publication Critical patent/CN108695383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种实现高频MIS‑HEMT的方法及MIS‑HEMT器件。所述方法包括:提供主要由第二半导体和第三半导体组成的异质结构,且所述异质结构中形成有二维电子气;在所述第三半导体上覆设第一介质层,并对所述第一介质层进行加工以暴露与所述异质结构的源漏区域对应的所述第三半导体;对与所述异质结构的源、漏区域对应的第三半导进行减薄和表面处理;在与所述异质结构的源、漏区域对应的第三半导体上制作与所述异质结构连接的源极与漏极;对所述第一介质层进行加工以暴露与所述异质结构的栅区域对应的所述第三半导体;在与所述异质结构的栅区域对应的第三半导体上设置复合结构栅介质,以及制作源极、漏极和栅极,使所述栅极分布于所述源极和漏极之间。

Description

实现高频MIS-HEMT的方法及MIS-HEMT器件
技术领域
本发明涉及一种AlGaN/GaN MISHEMT(metal~insulator semiconductorelectron mobility transistor)器件的制备方法,特别涉及一种实现高频MIS-HEMT的方法及MIS-HEMT器件,属于微电子工艺领域。
背景技术
随着无线通讯、雷达和航天等领域对半导体器件性能要求的不断提高,GaN基HEMT优势逐渐体现出来。相较于Si,GaAs等材料,GaN材料具有天然的优越性。特别是由于GaN材料的高的饱和电子速度、击穿场强和电子迁移率,GaN基HEMT已经成为实现毫米波器件的重要选择。
AlGaN/GaN异质结构在异质界面能带弯曲处的三角形势垒中获得二维电子气(2DEG),二维电子气被限制在界面处很薄的一层中,并且和电离杂质散射中心在物理位置上分离,从而能够获得非常高的迁移率。并且,其单位毫米栅宽输出功率理论上可达到几十瓦,在微波大功率器件中有很理想的发展。
然而,当GaN应用于高频器件时,存在着电流崩塌效应。电流崩塌是指GaN器件漏极电压超过一定值时,随着漏极电压的增加,电流开始下降,不能达到理想的值。电流崩塌效应将最终导致器件的输出功率密度和功率附加效率减小,器件性能恶化。目前有效减小电流崩塌的主要方法有表面钝化和加帽层等技术,其中,表面钝化的方法较常见。Si3N4与SiO2作为较为常用的表面钝化剂,广泛应用于GaN器件。但是对于高频GaN器件来说,Si3N4与SiO2的介电常数小,相对于高K栅介质来说,一定程度上减小了栅极电容从而降低了器件的跨导,使得频率特性变差。若用高K介质来做器件的钝化剂,由于其比较小的禁带宽度,与AlGaN比较小的导带不连续性会导致电流的泄露,同时,高的界面态密度的产生将对器件的性能造成严重的影响。
因而,业界亟待发展出一种易于实施,重复性好,且能有效保证器件高频性能的HEMT器件的实现方法。
发明内容
本发明的主要目的在于提供一种实现高频MIS-HEMT的方法及MIS-HEMT器件,以克服现有技术的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明实施例一方面提供了一种实现高频MIS-HEMT的方法,包括:
提供主要由第二半导体和第三半导体组成的异质结构,所述第三半导体分布于第二半导体上,并具有宽于第二半导体的带隙,且所述异质结构中形成有二维电子气;
在所述第三半导体上覆设第一介质层,并对所述第一介质层进行加工以暴露与所述异质结构的源漏区域对应的所述第三半导体;
对与所述异质结构的源、漏区域对应的第三半导进行减薄和表面处理,以至少能够平衡二维电子气处电阻与势垒层电阻和增加其表面粗糙度;
在与所述异质结构的源、漏区域对应的第三半导体上制作与所述异质结构连接的源极与漏极;
对所述第一介质层进行加工以暴露与所述异质结构的栅区域对应的所述第三半导体;
在与所述异质结构的栅区域对应的第三半导体上设置复合结构栅介质,所述复合结构栅介质包括层叠设置的第一氧化物和第二氧化物;
在所述复合结构栅介质上制作与所述异质结构连接的栅极,使所述栅极分布于源极与漏极之间,所述源极和漏极能够通过所述二维电子气电连接。
本发明实施例还提供了由上述方法制备的高频MISHEMT器件。
与现有技术相比,本发明的优点包括:本发明提供的实现高频MIS-HEMT的方法及MIS-HEMT器件,相较于传统的氮化硅钝化整个区域、高K介质作为栅介质等方式,能有效增大栅极电容,抑制电流崩塌,提高器件跨导,优化器件的频率特性,具有工艺简单,重复性高,易于进行大规模生产等特点。
附图说明
图1是普通GaN HEMT器件的结构示意图;
图2是采用Si3N4作为钝化层的GaN HEMT器件的结构示意图;
图3是采用Si3N4作为钝化层与栅介质的GaN MISHEMT器件的结构示意图;
图4是采用高K材料作为钝化层与栅介质的GaN MISHEMT器件的结构示意图;
图5是本发明一典型实施方案采用Si3N4作为钝化层,HfO2与Al2O3复合结构作为栅介质的GaN MISHEMT的结构示意图;
附图标记说明:第一半导体-1、第二半导体-2、第三半导体-3、第一介质层-4、源极-5、漏极-6、第一氧化物-7、第二氧化物-8、栅极-9、二维电子气-10。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明的主要目的在于提供一种实现高频AlGaN/GaN MIS-HEMT的方法及MIS-HEMT器件,以克服现有技术的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明实施例一方面提供了一种实现高频MIS-HEMT的方法,包括:
提供主要由第二半导体和第三半导体组成的异质结构,所述第三半导体分布于第二半导体上,并具有宽于第二半导体的带隙,且所述异质结构中形成有二维电子气;
在所述第三半导体上覆设第一介质层,并对所述第一介质层进行加工以暴露与所述异质结构的源漏区域对应的所述第三半导体;
对与所述异质结构的源、漏区域对应的第三半导进行减薄和表面处理,以至少能够平衡二维电子气处电阻与势垒层电阻和增加其表面粗糙度;
在与所述异质结构的源、漏区域对应的第三半导体上制作与所述异质结构连接的源极与漏极;
对所述第一介质层进行加工以暴露与所述异质结构的栅区域对应的所述第三半导体;
在与所述异质结构的栅区域对应的第三半导体上设置复合结构栅介质,所述复合结构栅介质包括层叠设置的第一氧化物和第二氧化物;
在所述复合结构栅介质上制作与所述异质结构连接的栅极,使所述栅极分布于源极与漏极之间,所述源极和漏极能够通过所述二维电子气电连接。
进一步的,所述复合结构栅介质与所述第一介质层的厚度相等。
更进一步的,所述方法包括:在所述第一介质层上设置掩模,之后对所述第一介质层进行刻蚀处理,从而暴露与所述异质结构的源漏区域对应的所述第三半导体。
优选的,所述掩模包括光刻胶掩模;优选的,所述刻蚀处理包括反应离子刻蚀处理。
进一步的,所述方法包括:在所述第三半导体上设置掩模,之后对所述第三半导体进行刻蚀处理,使所述与异质结构的源漏区域对应的第三半导体被减薄。
优选的,所述掩模包括光刻胶掩模;优选的,所述刻蚀处理包括感应耦合等离子体刻蚀处理。
进一步的,所述方法还包括:将所述与异质结构的源漏区域对应的第三半导体进行减薄后,至少在所述被减薄的第三半导体表面进行氧化处理以形成氧化层,再至少通过湿法腐蚀处理除去所述氧化层以增加所述被减薄部分的第三半导体的表面粗糙度。
优选的,所述氧化处理包括以等离子清洗机清洗、以等离子体去胶机处理、以氯基等离子体处理或以UV光清洗处理中的任一种处理方式或两种以上处理方式的组合,但不限于此。
优选的,所述湿法腐蚀采用的腐蚀液包括盐酸、氢氟酸、硝酸、硫酸和BOE腐蚀剂中的任意一种或两种以上的组合,但不限于此。
进一步的,所述方法包括:所述湿法腐蚀处理后的所述第三半导体的表面粗糙度为1.5~2.0nm。
进一步的,所述方法包括:
在与所述异质结构的栅区域对应的第三半导体及第一介质层上生长第一氧化物层,并在所述第一氧化物层上设置掩模,之后对所述第一氧化物层进行刻蚀处理,从而除去除位于第三半导体上的第一氧化物层以形成所述第一氧化物;
在所述第一介质层及第一氧化物上生长第二氧化物层,并在所述第二氧化物层上设置掩模,之后对所述第二氧化物层进行刻蚀处理,从而除去除位于第一氧化物上的第二氧化物层以形成所述第二氧化物;
优选的,所述刻蚀处理包括干法刻蚀或湿法腐蚀,但不限于此。
优选的,所述干法刻蚀包括感应耦合等离子体刻蚀或BCl3基等离子体刻蚀,但不限于此。
优选的,所述湿法腐蚀包括BOE湿法腐蚀、HF与HCl混合溶液湿法腐蚀或HF湿法腐蚀,但不限于此。
优选的,所述第一氧化物的材质包括Al2O3,但不限于此。
优选的,所述第二氧化物的材质包括HfO2,但不限于此。
进一步的,所述第二半导体、第三半导体的材质均选自III族氮化物。
优选的,所述第二半导体的材质包括GaN,但不限于此。
优选的,所述第三半导体的材质包括AlxGa(1-x)N或InAlN,0<x≤1。
优选的,所述第二半导体与第三半导体之间还设有插入层。
优选的,所述插入层的材质包括AlN,但不限于此。
进一步的,所述方法还包括:至少选用金属有机化学气相沉积、分子束外延或磁控溅射中的任一种方式生长形成所述异质结构;
和/或,至少选用等离子体增强化学气相沉积、低压力化学气相沉积、物理气相沉积、金属有机化学气相沉积或原子层淀积中的任一种方式生长形成所述第一介质层、第一氧化物或第二氧化物。
优选的,所述第一介质层的材质包括Si3N4,但不限于此。
本发明实施例还提供了由上述任一种方法制备的MIS-HEMT器件,其可以包括主要由第二半导体和第三半导体组成的异质结构、源极、漏极、栅极、复合结构栅介质、第一介质层等,所述第三半导体分布于第二半导体上,并具有宽于第二半导体的带隙,且所述异质结构中形成有二维电子气,所述源极和漏极能够通过所述二维电子气电连接,且使所述栅极分布于源极与漏极之间,第一介质层分布于栅极和异质结构之间,所述复合结构栅介质分布于栅极正下方的部分第三半导体与第一介质层上。
需说明的是,前述的“源、漏区域”主要是指源极和漏极在异质结构上的正投影所覆盖的区域;“栅区域”主要是指栅极在异质结构上的正投影所覆盖的区域。
以下结合附图及若干实施例对本发明的技术方案作进一步的解释说明。
请参阅图1,对于普通HEMT器件(以AlGaN/GaN器件为例,如下均简称“器件”),由于导带底能量的偏移,第二半导体2与第三半导体3组成的异质界面形成很窄很深的量子阱,电子分布在量子阱中,成为沿异质结界面可以自由运动而垂直于界面的运动受到量子阱限制的二维电子气10,器件的源极5和漏极6要和二维电子气10形成欧姆接触,令二维电子气10沿异质结界面输运形成电流;肖特基势垒栅极9利用栅压控制二维电子气10沟道的开启和关闭。在实际的应用过程中,由于金属-半导体接触势垒较高,且栅极区域泄漏电流大,存在欧姆接触差及器件性能降低的问题。
请参阅图2,对于采用介质层4作为钝化层的GaN HEMT器件,第一介质层4作为一种硬质钝化剂,淀积在器件表面可以阻止第三半导体3应力的变化,从而减小栅源、栅漏之间的串联电阻的变化,防止由于电压的升高而带来的电流崩塌效应。然而肖特基势垒栅极9区域下泄漏电流大,器件性能降低。
请参阅图3,对于采用第一介质层4作为钝化层与栅介质的GaN MIS-HEMT器件,要想有一定的抑制栅漏电的作用,需要比较厚的介质层,然而由于第一介质层4低的介电常数与大的厚度,会减小栅电容,从而跨导减小,栅对够到的控制能力减弱,对器件的频率特性带来严重的影响。
参阅图4,对于采用第二氧化物8作为钝化层与栅介质的GaN MIS-HEMT器件,第二氧化物8具有高的介电常数,会增加栅电容,使器件有好的沟道电荷控制能力,有利于提高器件的频率特性。但由于栅区域以外的部分寄生电容同时增大,降低了器件的频率特性。同时,第二氧化物8的结晶温度较低,若经历高温会出现部分介质晶化的现象,与第三半导体3产生高的表面态密度。
请参阅图5,图5是本发明一典型实施方案采用第一介质层4作为钝化层,第一氧化物7与第二氧化物8复合结构作为栅介质的GaN MIS-HEMT器件。
具体的,所述方法可以包括:首先,在第一导体1(也可以是蓝宝石晶圆等衬底)上生长AlGaN/GaN异质结构,生长方式可以选择但不限于使用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或磁控溅射等;然后通过紫外光刻技术在样品上作出光刻胶掩模图形,采用RIE(反应离子刻蚀)将源、漏区域的第一介质层去除,使得源、漏区域能与第三半导体3接触,接着采用ICP(感应耦合等离子体刻蚀)将源、漏区域的第三半导体3刻蚀掉一部分并对器件进行预处理,使得源极5和漏极6能与二维电子气10形成欧姆接触。通过紫外光刻技术在样品上作出光刻胶掩模图形,采用RIE将栅极区域的第一介质层去除对所述第一介质层中栅极区域进行刻蚀处理,除去栅极区域部分第一介质层;而后在第三半导体与第一介质层上生长第一氧化物与第二氧化物复合结构栅介质,并去除栅极区域之外的区域的复合结构栅介质,从而通过生长复合结构栅介质与钝化层的方法获得高频GaN MIS-HEMT器件。
实施例:
请再次请参阅图5,本发明一更为具体的实施例中,一种通过生长复合结构栅介质与钝化层的方法实现高频GaN MIS-HEMT器件的制作方法包括如下步骤:
(1)在外延生长设备的反应室中对第一半导体的表面进行处理;
(2)在第一半导体上外延生长AlGaN/GaN外延层,其中GaN的厚度为1μm~3μm,AlGaN的厚度为14nm~30nm,其中A1元素的摩尔含量为20%~30%,从腔室取出以后利用有机溶液进行清洗并用高纯氮气进行吹洗;
(3)在异质结构上生长10~20nm Si3N4介质层,使用低压力化学气相沉积法或等离子体增强化学气相沉积法,从腔室取出以后利用有机溶液进行清洗并用高纯氮气进行吹洗;
(4)对清洗干净的样品进行光刻显影,光刻胶采用AZ5214,曝光时间为6.5s,显影时间为50s~60s,进行台面隔离,可以采用离子注入或等离子体刻蚀;
(5)通过光刻,利用反应离子刻蚀对源、漏区域进行刻蚀,刻掉Si3N4介质层,并确定源、漏区域的介质层已完全去除;
(6)对源、漏区域进行刻蚀,使用感应耦合等离子体刻蚀部分AlGaN势垒层,并对器件表面进行预处理;
(7)将器件放入电子束沉积台沉积欧姆接触金属Ti/Al/Ni/Au(20nm/130/nm/50nm/50nm)并进行剥离清洗,之后对器件进行890℃30s退火形成欧姆接触,分别为源极和漏极;
(8)通过光刻,利用反应离子刻蚀对栅极区域进行刻蚀,刻掉Si3N4介质层,并确定栅极区域的介质层已完全去除;
(9)通过原子层淀积工艺生长5nm Al2O3栅介质层,从腔室取出以后利用有机溶液进行清洗并用高纯氮气进行吹洗;
(10)通过光刻,利用BOE湿法腐蚀掉栅极区域以外区域的Al2O3栅介质层;
(11)通过原子层淀积工艺生长5nm HfO2栅介质层,从腔室取出以后利用有机溶液进行清洗并用高纯氮气进行吹洗;
(12)通过光刻,放入HF∶HCl∶H2O=1∶8∶100的溶液中湿法腐蚀掉除栅极区域以外区域的HfO2栅介质层;
(13)进行清洗、光刻形成栅极9,同样利用电子束沉积Ni/Au(50/250nm)进行剥离,在氮气气氛下400℃10min退火,完成器件的制作。
此外,本案发明人还参照利用本说明书中述及的其它原料、其它工艺操作及工艺条件,实现了其它一系列增强型HEMT器件(如下简称实验组器件)的制作。
作为对比方案之一,本案发明人还参照前述的具体实施例,但省略了前述的步骤(3)、(5)、(8),制得了MIS-HEMT器件(如下简称对照组器件1)。
作为对比方案之二,本案发明人还参照前述的具体实施例,但省略了前述的步骤(9)、(10),制得了MIS-HEMT器件(如下简称对照组器件2)。
作为对比方案之三,本案发明人还参照前述的具体实施例,但省略了前述的步骤(11)、(12),制得了MIS-HEMT器件(如下简称对照组器件3)。
对该对照组器件1、2、3的性能等进行测试,可以发现该对照组器件1相较于实验组器件栅极泄漏电流较大,击穿电压偏小且可靠性较差;对照组器件2相较于实验组器件来说,介质层与异质结界面较差,表面态多,介质层质量较差,高温下器件失效,且电流崩塌效应明显;对照组器件3相较于实验组器件栅极电容明显减小,跨导较小,频率特性较差。
本发明还提供了由上述任一项所述方法制备的MIS-HEMT器件。
本发明提供的实现高频MIS-HEMT的方法及MIS-HEMT器件,相较于传统的氮化硅钝化整个区域、高K介质作为栅介质等方式,能有效增大栅极电容,抑制电流崩塌,提高器件跨导,优化器件的频率特性,具有工艺简单,重复性高,易于进行大规模生产等特点。
应当理解,上述实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (25)

1.一种实现高频MIS-HEMT的方法,其特征在于包括:
提供主要由第二半导体和第三半导体组成的异质结构,所述第三半导体分布于第二半导体上,并具有宽于第二半导体的带隙,且所述异质结构中形成有二维电子气;
在所述第三半导体上覆设第一介质层,并对所述第一介质层进行加工以暴露与所述异质结构的源漏区域对应的所述第三半导体;
对与所述异质结构的源、漏区域对应的第三半导进行减薄和表面处理,以至少能够平衡二维电子气处电阻与势垒层电阻和增加其表面粗糙度,其中,所述表面处理包括:将所述与异质结构的源漏区域对应的第三半导体进行减薄后,至少在所述被减薄的第三半导体表面进行氧化处理以形成氧化层,再至少通过湿法腐蚀处理除去所述氧化层以增加所述被减薄部分的第三半导体的表面粗糙度,所述湿法腐蚀处理后的所述第三半导体的表面粗糙度为1.5~2.0nm;
在与所述异质结构的源、漏区域对应的第三半导体上制作与所述异质结构连接的源极与漏极;
对所述第一介质层进行加工以暴露与所述异质结构的栅区域对应的所述第三半导体;
在与所述异质结构的栅区域对应的第三半导体上设置复合结构栅介质,所述复合结构栅介质包括层叠设置的第一氧化物和第二氧化物;
在所述复合结构栅介质上制作与所述异质结构连接的栅极,使所述栅极分布于源极与漏极之间,所述源极和漏极能够通过所述二维电子气电连接。
2.根据权利要求1所述的方法,其特征在于:所述复合结构栅介质与所述第一介质层的厚度相等。
3.根据权利要求2所述的方法,其特征在于包括:在所述第一介质层上设置掩模,之后对所述第一介质层进行刻蚀处理,从而暴露与所述异质结构的源漏区域对应的所述第三半导体。
4.根据权利要求3所述的方法,其特征在于所述掩模包括光刻胶掩模。
5.根据权利要求3所述的方法,其特征在于:所述刻蚀处理包括反应离子刻蚀处理。
6.根据权利要求1所述的方法,其特征在于包括:在所述第三半导体上设置掩模,之后对所述第三半导体进行刻蚀处理,使所述与异质结构的源漏区域对应的第三半导体被减薄。
7.根据权利要求6所述的方法,其特征在于:所述掩模包括光刻胶掩模。
8.根据权利要求6所述的方法,其特征在于:所述刻蚀处理包括感应耦合等离子体刻蚀处理。
9.根据权利要求1所述的方法,其特征在于:所述氧化处理包括以等离子清洗机清洗、以等离子体去胶机处理、以氯基等离子体处理或以UV光清洗处理中的任一种处理方式或两种以上处理方式的组合。
10.根据权利要求1所述的方法,其特征在于:所述湿法腐蚀采用的腐蚀液包括盐酸、氢氟酸、硝酸、硫酸和BOE腐蚀剂中的任意一种或两种以上的组合。
11.根据权利要求1所述的方法,其特征在于包括:
在与所述异质结构的栅区域对应的第三半导体及第一介质层上生长第一氧化物层,并在所述第一氧化物层上设置掩模,之后对所述第一氧化物层进行刻蚀处理,从而除去除位于栅区域对应的第三半导体上的第一氧化物层以形成所述第一氧化物;
在所述第一介质层及第一氧化物上生长第二氧化物层,并在所述第二氧化物层上设置掩模,之后对所述第二氧化物层进行刻蚀处理,从而除去除位于第一氧化物上的第二氧化物层以形成所述第二氧化物。
12.根据权利要求11所述的方法,其特征在于:所述刻蚀处理包括干法刻蚀或湿法腐蚀。
13.根据权利要求12所述的方法,其特征在于:所述干法刻蚀包括感应耦合等离子体刻蚀或BCl3基等离子体刻蚀。
14.根据权利要求12所述的方法,其特征在于:所述湿法腐蚀包括BOE湿法腐蚀、HF与HCl混合溶液湿法腐蚀或HF湿法腐蚀。
15.根据权利要求1所述的方法,其特征在于:所述第一氧化物的材质包括Al2O3
16.根据权利要求1所述的方法,其特征在于:所述第二氧化物的材质包括HfO2
17.根据权利要求1所述的方法,其特征在于:所述第二半导体、第三半导体的材质均选自Ⅲ族氮化物。
18.根据权利要求17所述的方法,其特征在于:所述第二半导体的材质包括GaN。
19.根据权利要求17所述的方法,其特征在于:所述第三半导体的材质包括AlxGa(1-x)N或InAlN,0<x≤1。
20.根据权利要求1所述的方法,其特征在于:所述第二半导体与第三半导体之间还设有插入层。
21.根据权利要求20所述的方法,其特征在于:所述插入层的材质包括AlN。
22.根据权利要求1 所述的方法,其特征在于还包括:至少选用金属有机化学气相沉积、分子束外延或磁控溅射中的任一种方式生长形成所述异质结构。
23.根据权利要求1所述的方法,其特征在于包括:至少选用等离子体增强化学气相沉积、低压力化学气相沉积、物理气相沉积、金属有机化学气相沉积或原子层淀积中的任一种方式生长形成所述第一介质层、第一氧化物或第二氧化物。
24.根据权利要求23所述的方法,其特征在于包括:所述第一介质层的材质包括Si3N4
25.由权利要求1-24中任一项所述方法制备的MIS-HEMT器件。
CN201710219041.3A 2017-04-05 2017-04-05 实现高频mis-hemt的方法及mis-hemt器件 Active CN108695383B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710219041.3A CN108695383B (zh) 2017-04-05 2017-04-05 实现高频mis-hemt的方法及mis-hemt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710219041.3A CN108695383B (zh) 2017-04-05 2017-04-05 实现高频mis-hemt的方法及mis-hemt器件

Publications (2)

Publication Number Publication Date
CN108695383A CN108695383A (zh) 2018-10-23
CN108695383B true CN108695383B (zh) 2020-06-23

Family

ID=63842910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710219041.3A Active CN108695383B (zh) 2017-04-05 2017-04-05 实现高频mis-hemt的方法及mis-hemt器件

Country Status (1)

Country Link
CN (1) CN108695383B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256065A (zh) * 2021-12-30 2022-03-29 苏州华太电子技术有限公司 SiC MOSFET器件的栅氧化层的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945860A (zh) * 2012-11-21 2013-02-27 西安电子科技大学 原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法
CN103426740A (zh) * 2013-08-20 2013-12-04 中国科学院微电子研究所 减小高电子迁移率晶体管源漏区域欧姆接触电阻率的方法
WO2016157371A1 (ja) * 2015-03-30 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945860A (zh) * 2012-11-21 2013-02-27 西安电子科技大学 原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法
CN103426740A (zh) * 2013-08-20 2013-12-04 中国科学院微电子研究所 减小高电子迁移率晶体管源漏区域欧姆接触电阻率的方法
WO2016157371A1 (ja) * 2015-03-30 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN108695383A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
JP6999197B2 (ja) 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法
CN110459595B (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN112289858A (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN111739801B (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN111933709A (zh) 一种具有高可靠性的氮化物器件及其制备方法
CN111755330A (zh) 一种半导体结构及其制造方法
CN113140630B (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN115377215A (zh) 增强型iii-v族半导体元件与其制造方法
CN117790563B (zh) 一种增强型GaN高电子迁移率晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant