Nothing Special   »   [go: up one dir, main page]

CN105990155A - 芯片封装基板、芯片封装结构及其制作方法 - Google Patents

芯片封装基板、芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN105990155A
CN105990155A CN201510073221.6A CN201510073221A CN105990155A CN 105990155 A CN105990155 A CN 105990155A CN 201510073221 A CN201510073221 A CN 201510073221A CN 105990155 A CN105990155 A CN 105990155A
Authority
CN
China
Prior art keywords
chip
conductive
conducting wire
layer
stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510073221.6A
Other languages
English (en)
Inventor
苏威硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Acer Qinhuangdao Ding Technology Co. Ltd.
Zhen Ding Technology Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Zhending Technology Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201510073221.6A priority Critical patent/CN105990155A/zh
Priority to TW104107058A priority patent/TWI598964B/zh
Publication of CN105990155A publication Critical patent/CN105990155A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)

Abstract

一种芯片封装结构，其包括一导电线路层、多个导电柱、一封胶体、多个阻挡块、多个导电凸块及至少一芯片。该导电线路层包括多条导电线路，该阻挡块及该导电柱形成在该导电线路的两相背的表面上且均与该导电线路一一对应且电连接，该封胶体包覆多条该导电线路及多个该导电柱，该封胶体与该导电线路及该导电柱的外露表面共平面，该导电凸块形成在该阻挡块的远离该导电线路的表面上；该芯片焊接在该导电凸块的远离该阻挡块的表面上。另外，本发明还涉及一种芯片封装基板及一种芯片封装结构的制作方法。

Description

芯片封装基板、芯片封装结构及其制作方法
技术领域
本发明涉及电路板制作领域，尤其涉及一种利于线路密集化的芯片封装结构、制作方法及芯片封装基板。
背景技术
芯片封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。芯片封装基板的导电线路上形成有利于与芯片电连接的导电凸块。目前，该导电凸块常为蕈状且具有外扩之顶部，不利于密集化线路设计，易发生焊料桥接现象。另外，该导电凸块常以电镀方式形成，难以管控均匀性，导电凸块顶部共面性较差，影响覆晶可靠度与良率。
发明内容
有鉴于此，本发明提供一种能够解决上述问题的芯片封装基板、芯片封装结构及其制作方法。
一种芯片封装结构的制作方法，其步骤包括：提供一基板，该基板包括一承载板及形成在该承载板上的至少一铜箔层，在该铜箔层远离该承载板的表面上形成有一阻挡层；在该阻挡层的表面上形成多条导电线路及与该导电线路一一对应且电连接的导电柱；在该导电线路及该导电柱的间隙形成一封胶体，使得该封胶体的两相对的表面分别与该导电线路及该导电柱的外露表面共平面；去除该承载板，从而得到至少一芯片封装基板中间体；该芯片封装基板中间体包括一铜箔层、一阻挡层、一封胶体、多条导电线路及多个导电柱；蚀刻掉部分该铜箔层及部分该阻挡层，形成与该导电线路一一对应且电连接的阻挡块及与该阻挡块一一对应且电连接的导电凸块，从而得到芯片封装基板；提供一芯片；将该芯片焊接到该芯片封装基板的该导电凸块上，从而得到芯片封装结构。
一种芯片封装结构，其包括一导电线路层、多个导电柱、一封胶体、多个阻挡块、多个导电凸块及至少一芯片。该导电线路层包括多条导电线路，该阻挡块及该导电柱形成在该导电线路的两相背的表面上且均与该导电线路一一对应且电连接，该封胶体包覆多条该导电线路及多个该导电柱，该封胶体与该导电线路及该导电柱的外露表面共平面，该导电凸块形成在该阻挡块的远离该导电线路的的表面上；该芯片焊接在该导电凸块的远离该阻挡块的表面上。
一种芯片封装基板，其包括一导电线路层、多个导电柱、一封胶体、多个阻挡块及多个导电凸块；该导电线路层包括多条导电线路，该阻挡块及该导电柱形成在该导电线路的两相背的表面上且均与该导电线路一一对应且电连接，该封胶体包覆多条该导电线路及多个该导电柱，该封胶体与该导电线路及该导电柱的外露表面共平面，该导电凸块形成在该阻挡块的远离该导电线路的的表面上。
本发明提供的芯片封装结构、制作方法及芯片封装基板形成了类梯形的导电凸块，减少了焊料桥接现象，有利于导电线路密集化设计。另外，该导电凸块是通过蚀刻方法形成，提高了导电凸块的顶部共面性，进而提高了覆晶可靠度及良率。
附图说明
图1是本发明实施例提供的一基板的剖视图。
图2是在图1所示的基板的表面上形成阻挡层后的剖视图。
图3是在图2所示的阻挡层的基础上形成第一光致抗蚀剂层后的剖视图。
图4是在图3所示的第一光致抗蚀剂层的基础上形成第一导电线路层后的剖视图。
图5是在图4所示的第一线路层基础上形成第二光致抗蚀剂层后的剖视图。
图6是在图5所示的第二光致抗蚀剂层的基础上形成多个导电柱后的剖视图。
图7是去除图6中的第一光致抗蚀剂层及第二光致抗蚀剂层，形成第一芯片封装基板中间体后的剖视图。
图8是在图7所示的第一导电线路层及导电柱的缝隙间形成封胶体后的剖视图。
图9是将图8中的承载板及离型层分离去除得到两个第二芯片封装基板中间体后的剖视图。
图10是在图9中的芯片封装基板中间体的基础上形成导电凸块后的剖视图。
图11是在图10所示的导电凸块的基础上形成阻挡块，从而得到芯片封装基板后的剖视图。
图12是本发明实施例提供的一芯片的剖视图。
图13是将图12中的芯片焊接在图11所示的芯片封装基板的导电凸块表面后的剖视图。
图14是在芯片及芯片封装基板之间填充底胶后的剖视图。
图15是在图14所示的导电柱的外露表面形成第二焊球后的剖视图。
主要元件符号说明
芯片封装结构 100
第一芯片封装基板中间体 110
第二芯片封装基板中间体 120
芯片封装基板 130
基板 10
承载板 11
离型层 12
铜箔层 13
阻挡层 14
第一光致抗蚀剂层 15
导电线路层 16
导电线路 161
第一表面 1611
第二表面 1612
第二光致抗蚀剂层 17
导电柱 18
第三表面 181
封胶体 19
第四表面 191
第五表面 192
导电凸块 20
第六表面 21
阻挡块 30
芯片 140
第七表面 141
第八表面 142
焊垫 143
焊料 40
底胶层 50
焊球 60
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面结合图1~图15及实施例对本发明提供的一种芯片封装结构、制作方法及芯片封装基板作进一步的说明。
一种芯片封装结构的制作方法，其包括如下步骤：
第一步，请参阅图1，提供一基板10。
该基板10呈平板状，该基板10包括一承载板11、两离型层12及两铜箔层13。两个该离型层12形成在该承载板11的相背的两表面上，两个该铜箔层13分别形成在两个该离型层12的远离该承载板11的表面上。
该承载板11可以是树脂板、陶瓷板、金属板等硬性支撑材料。该离型层12可以是离型膜、金属箔/板等。
在本实施例中，两个该铜箔层13通过离型膜粘结在该承载板11上。
在其他实施例中，也可以通过胶水将该两个铜箔层13的边缘粘结于该承载板11上，需要取出该承载板11时裁切去除该铜箔层13与该承载板11粘结的部分，从而将该铜箔层13与该承载板11分离。
第二步，请参阅图2，在两侧的该铜箔层13的表面分别形成一厚度比较薄的阻挡层14。
优选的，该阻挡层14可以是直接贴合在该铜箔层13的表面上，也可以用其他如电镀方式形成。
该阻挡层14可以为除铜以外的镍、锡等金属，用于保护导电线路使之在后续制程中不受影响。
第三步，请参阅图3~图4，在两侧的该阻挡层14的远离该铜箔层13的表面上形成导电线路层16。
该导电线路层16包括多条导电线路161，每条该导电线路161包括一第一表面1611及一与该第一表面1611相背的第二表面1612，该第一表面1611与该阻挡层14的远离该铜箔层13的面相贴合。具体地，首先，请参阅图3，在两侧的该阻挡层14的远离该铜箔层13的表面上形成图案化的第一光致抗蚀剂层15，使部分该阻挡层14从图案化的该第一光致抗蚀剂层15中暴露出来；之后，请参阅图4，电镀，从而在从图案化的该第一光致抗蚀剂层15中暴露出来的该阻挡层14的表面，也即图案化的该第一光致抗蚀剂层15的间隙，形成该导电线路层16，该第一光致抗蚀剂层15与该导电线路层16共平面。
第四步，请参阅图5~图7，在两侧的该导电线路层16的每条该导电线路161的部分该第二表面1612上形成多个导电柱18，从而得到第一芯片封装基板中间体110。
每个该导电柱18包括一远离每条该导电线路161的第三表面181。在本实施例中，该导电柱18大致呈圆柱状，该导电柱18形成在该第二表面1612上，与多条该导电线路161一一对应且电连接。具体地，首先，请参阅图5，在部分该第二表面1612及部分该第一光致抗蚀剂层15表面形成图案化的第二光致抗蚀剂层17，使部分该导电线路161从该第二光致抗蚀剂层17中裸露出来；之后，请参阅图6，电镀，从而在从图案化的该第二光致抗蚀剂层17中裸露出来的多条导电线路161的表面，也即图案化的该第二光致抗蚀剂层17的间隙，形成导电柱18。最后，去除图案化的该第一光致抗蚀剂层15及该第二光致抗蚀剂层17，形成第一芯片封装基板中间体110。
第五步，请参阅图8，在该第一芯片封装基板中间体110的两侧形成封胶体19，使得该封胶体19包覆该导电线路层16及多个该导电柱18。
在本实施例中，通过注塑成型的方式形成封胶体19。该封胶体19包括两相背的第四表面191及第五表面192，该第四表面191与该第一表面1611共平面，该第五表面192与该第三表面181共平面。
具体地，首先提供一模具（图未示），该磨具包括一模穴及一注胶通道，将该第一芯片封装基板中间体110收容于该模穴内；然后，通过该注胶通道向该模穴内注入胶体，使胶体填充多条该导电线路161及多个该导电柱18之间的间隙，使得该封胶体19包覆多条该导电线路161及多个该导电柱18；接着，固化该胶体，从而形成该封胶体19；之后，将形成有该封胶体19的该第一芯片封装基板中间体110从该模穴中取出来。
在本实施例中，控制注入的胶体的量使该第三表面181与该第五表面192相齐平。
在其他实施例中，也可以注入过量的胶体以使胶体覆盖住该导电柱18的该第三表面181，成型之后，再通过研磨的方式使该第三表面181与该第五表面192共平面。
第六步，请参阅图9，将该承载板11及该离型层12分离去除，从而得到两个第二芯片封装基板中间体120。
在本实施例中，加热使该离型层12失去粘性，从而将该承载板11及两个该离型层12分离去除。
第七步，请参阅图10~图11，去除部分该铜箔层13及部分的(从图上看只是部分)该阻挡层14，形成多个导电凸块20及多个阻挡块30，从而得到芯片封装基板130。
具体地，首先，请参阅图10，通过曝光、显影、蚀刻制程去除部分该铜箔层13，得到多个该导电凸块20。然后，请参阅图11，配置合适的蚀刻液（图未示），曝光、显影、蚀刻制程去除多余的阻挡层14，形成与该导电凸块20相对应的阻挡块30，从而得到芯片封装基板130。
由于该阻挡层14的材质优选为镍和锡等金属，并非是铜，故，在蚀刻形成该导电凸块20的过程中，该阻挡层14并未被去除，避免了形成该导电凸块20的蚀刻制程对多条该导电线路161的破坏。
该芯片封装基板130包括一导电线路层16、多个导电柱18、一封胶体19、多个阻挡块30及多个导电凸块20。该导电线路层16包括多条导电线路161，每条该导电线路161包括两相背的第一表面1611及第二表面1612。每个该阻挡块30形成在每条该导电线路161的该第一表面1611上，每个该导电柱18形成在每条该导电线路161的该第二表面1612上。该封胶体19包覆多条该导电线路161及多个该导电柱18，该封胶体19包括两个相背的第四表面191及第五表面192，该第四表面191与该第一表面1611共平面，该第五表面192与该第三表面181共平面。该导电凸块20形成在该阻挡块30的远离该第一表面1611的表面上，该导电凸块20的垂直于该导电线路层16的截面大致呈梯形，且该导电凸块的宽度小于该导电柱的宽度。该导电凸块20包括一第六表面21，该第六表面21平行于该第一表面1611且远离该第一表面1611。
第八步，请参阅图12，提供一芯片140。
该芯片140包括两个相背的第七表面141、第八表面142及多个焊垫143。多个该焊垫143形成在该第八表面142上，多个该焊垫143与多个该导电凸块20一一对应。
第九步，请参阅图13~图15，将该芯片140焊接在该导电凸块20上，并在该导电柱18上形成焊球，从而得到芯片封装结构100。
在本实施例中，具体地，首先，请参阅图13，将该芯片140的该焊垫143通过焊料40焊接在该导电凸块20的该第六表面21上；然后，请参阅图14，在该芯片140与该芯片封装基板130的该第四表面191及该第一表面1611之间填充底胶，形成底胶层50，该底胶层50包覆部分该芯片140、该焊垫143、该焊料40、该阻挡块30、该导电凸块20及第一表面1611；之后，请参阅图15，在该第三表面181上形成多个与该导电柱18一一对应且电连接的焊球60，用于电连接外部电子元件（图未示），从而得到该芯片封装结构100。
在本发明中，极少部分该导电线路161裸露在外，发生氧化的可能性很小，且底部填充胶的价格比较昂贵，故，在其他实施例中，还可以根据实际需要省略形成底胶层50的步骤。
综上所述，该芯片封装结构100包括一导电线路层16、多个导电柱18、一封胶体19、多个阻挡块30、多个导电凸块20、芯片140及多个焊球60。
该导电线路层16包括多条导电线路161，每条该导电线路161包括两相背的第一表面1611及第二表面1612。每个该阻挡块30形成在每条该导电线路161的该第一表面1611上，每个该导电柱18形成在每条该导电线路161的该第二表面1612上。
该封胶体19包覆多条该导电线路161及多个该导电柱18，该封胶体19包括两个相背的第四表面191及第五表面192，该第四表面191与该第一表面1611共平面，该第五表面192与该第三表面181共平面。
该导电凸块20形成在该阻挡块30的远离该第一表面1611的表面上，该导电凸块20的垂直于该导电线路层16的截面大致呈梯形，且该导电凸块的宽度小于该导电柱的宽度。该导电凸块20包括一第六表面21，该第六表面21平行于该第一表面1611且远离该第一表面1611。
该芯片140包括两个相背的第七表面141、第八表面142及多个焊垫143。多个该焊垫143形成在该第八表面142上，多个该焊垫143与多个该导电凸块20一一对应，且通过该焊料40焊接在该导电凸块20的该第六表面21上。
多个该焊球60形成在多个该导电柱18的多个该第三表面181上，多个该焊球60与多个该导电柱18一一对应且电连接，用于电连接外部电子元件（图未示）。
在本实施例中，该芯片封装结构100还包括一底胶层50，该底胶层50包覆部分该芯片140、该焊垫143、该焊料40、该阻挡块30、该导电凸块20及第一表面1611。在其他实施例中，还可以不包括该底胶层50。
本发明提供的芯片封装结构、制作方法及芯片封装基板通过蚀刻方法形成了类梯形状的导电凸块，减少了焊料桥接现象，有利于导电线路密集化设计；利用蚀刻方式形成之凸块共面性较高，不仅提高了覆晶可靠度及良率，还利于电性连接，且能减少焊料用量，易于控制芯片与基板之间距。此外，本发明提供的芯片封装结构、制作方法及芯片封装基板以封胶体作为基板主体，包覆导电线路与导电柱，且导电线路与导电柱之外露表面均与封胶体齐平，使得导电凸块的位置具有更大的选择空间，使得芯片可以与该导电线路直接电连接而不需要增加连接元件，工艺更加简单。
可以理解的是，以上实施例仅用来说明本发明，并非用作对本发明的限定。对于本领域的普通技术人员来说，根据本发明的技术构思做出的其它各种相应的改变与变形，都落在本发明权利要求的保护范围之内。

Claims (19)

1.一种芯片封装结构的制作方法，其步骤包括：
提供一基板，该基板包括一承载板及形成在该承载板上的至少一铜箔层，在该铜箔层远离该承载板的表面上形成有一阻挡层；
在该阻挡层的表面上形成一导电线路层及导电柱，该导电线路层包括多条导电线路，该导电柱与该导电线路一一对应且电连接；
在该导电线路及该导电柱的间隙形成一封胶体，使得该封胶体的两相对的表面分别与该导电线路及该导电柱的外露表面共平面；
去除该承载板；
蚀刻掉部分该铜箔层及部分该阻挡层，形成与该导电线路一一对应且电连接的阻挡块及与该阻挡块一一对应且电连接的导电凸块，从而得到芯片封装基板；
提供一芯片；
将该芯片焊接到该芯片封装基板的该导电凸块上，从而得到芯片封装结构。
2.如权利要求1所示的芯片封装结构的制作方法，其特征在于，该基板还包括形成在该承载板与该铜箔层之间的离型层，该铜箔层通过离型层粘结在该承载板上，在去除该承载板时，一并去除该离型层。
3.如权利要求1所示的芯片封装结构的制作方法，其特征在于，该阻挡层为除铜以外的导电金属。
4.如权利要求1所示的芯片封装结构的制作方法，其特征在于，形成该导电线路层及该导电柱的步骤包括：
在两侧的该阻挡层的远离该铜箔层的表面上形成图案化的第一光致抗蚀剂层，使部分该铜箔层从图案化的该第一光致抗蚀剂层中暴露出来；
电镀，从而在图案化的该第一光致抗蚀剂层的间隙形成多条该导电线路，该第一光致抗蚀剂层与多条该导电线路共平面；
在部分该导电线路及部分该第一光致抗蚀剂层的表面形成图案化的第二光致抗蚀剂层，使部分该导电线路从该第二光致抗蚀剂层中裸露出来；
电镀，从而在图案化的该第二光致抗蚀剂层的间隙形成导电柱；
去除图案化的该第一光致抗蚀剂层及该第二光致抗蚀剂层。
5.如权利要求1所示的芯片封装结构的制作方法，其特征在于，该封胶体是通过注塑成型的方式形成的。
6.如权利要求1所示的芯片封装结构的制作方法，其特征在于，通过曝光、显影、蚀刻制程去除部分该铜箔层，得到多个该导电凸块；通过曝光、显影、蚀刻制程去除多余的阻挡层，形成与该导电凸块相对应的阻挡块，从而得到芯片封装基板。
7.如权利要求1所示的芯片封装结构的制作方法，其特征在于，其步骤还包括在该第三表面上形成多个与该导电柱一一对应且电连接的焊球。
8.如权利要求1所示的芯片封装结构的制作方法，其特征在于，其步骤还包括在该芯片与该芯片封装基板的相对的两个面之间填充底胶，形成底胶层。
9.一种芯片封装结构，其包括一导电线路层、多个导电柱、一封胶体、多个阻挡块、多个导电凸块及至少一芯片；该导电线路层包括多条导电线路，该阻挡块及该导电柱形成在该导电线路的两相背的表面上且均与该导电线路一一对应且电连接，该封胶体包覆多条该导电线路及多个该导电柱，该封胶体与该导电线路及该导电柱的外露表面共平面，该导电凸块形成在该阻挡块的远离该导电线路的的表面上；该芯片焊接在该导电凸块的远离该阻挡块的表面上。
10.如权利要求9所示的芯片封装结构，其特征在于，每条该导电线路包括两相背的第一表面及第二表面，每个该阻挡块形成在每条该导电线路的该第一表面上，每个该导电柱形成在每条该导电线路的该第二表面上。
11.如权利要求9所示的芯片封装结构，其特征在于，该导电凸块大致呈梯形，其包括一平行于该第一表面且远离该第一表面的第六表面，该导电凸块的宽度小于该导电柱的宽度。
12.如权利要求11所示的芯片封装结构，其特征在于，该芯片包括两个相背的第七表面、第八表面及多个焊垫，多个该焊垫形成在该第八表面上，多个该焊垫与多个该导电凸块一一对应，且通过焊料焊接在该导电凸块的该第六表面上。
13.如权利要求9所示的芯片封装结构，其特征在于，该芯片封装结构还包括多个形成在多个该导电柱的远离该导电线路的表面上的焊球，多个该焊球与多个该导电柱一一对应且电连接，用于电连接外部电子元件。
14.如权利要求9所示的芯片封装结构，其特征在于，该阻挡块的材质优选为镍和锡等不与形成该导电线路层时的蚀刻液反应的金属。
15.如权利要求12所示的芯片封装结构，其特征在于，该芯片封装结构还包括一底胶层，该底胶层包覆部分该芯片、该焊料、该阻挡块及该导电凸块。
16.一种芯片封装基板，其包括一导电线路层、多个导电柱、一封胶体、多个阻挡块及多个导电凸块；该导电线路层包括多条导电线路，该阻挡块及该导电柱形成在该导电线路的两相背的表面上且均与该导电线路一一对应且电连接，该封胶体包覆多条该导电线路及多个该导电柱，该封胶体与多条该导电线路及多个该导电柱的外露表面共平面，该导电凸块形成在该阻挡块的远离该导电线路的的表面上。
17.如权利要求16所示的芯片封装结构，其特征在于，每条该导电线路包括两相背的第一表面及第二表面，每个该阻挡块形成在每条该导电线路的该第一表面上，每个该导电柱形成在每条该导电线路的该第二表面上。
18.如权利要求16所示的芯片封装结构，其特征在于，该导电凸块的垂直于该导电线路层的截面大致呈梯形，且其宽度小于该导电柱的宽度。
19.如权利要求16所示的芯片封装基板，其特征在于，该阻挡块的材质为镍和锡等不与形成该导电线路层时的蚀刻液反应的金属。
CN201510073221.6A 2015-02-12 2015-02-12 芯片封装基板、芯片封装结构及其制作方法 Pending CN105990155A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510073221.6A CN105990155A (zh) 2015-02-12 2015-02-12 芯片封装基板、芯片封装结构及其制作方法
TW104107058A TWI598964B (zh) 2015-02-12 2015-03-05 晶片封裝基板、晶片封裝結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510073221.6A CN105990155A (zh) 2015-02-12 2015-02-12 芯片封装基板、芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN105990155A true CN105990155A (zh) 2016-10-05

Family

ID=57041967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510073221.6A Pending CN105990155A (zh) 2015-02-12 2015-02-12 芯片封装基板、芯片封装结构及其制作方法

Country Status (2)

Country Link
CN (1) CN105990155A (zh)
TW (1) TWI598964B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490186A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 多芯片封装方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810380B (zh) * 2019-02-22 2023-08-01 南韓商愛思開海力士有限公司 包括橋接晶粒的系統級封裝件
CN117457501A (zh) * 2023-10-26 2024-01-26 深圳明阳电路科技股份有限公司 一种高密度互连载板的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2565149Y (zh) * 2002-08-13 2003-08-06 威盛电子股份有限公司 覆晶接合结构
US20120068334A1 (en) * 2010-09-22 2012-03-22 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
CN103165566A (zh) * 2011-12-19 2013-06-19 先进封装技术私人有限公司 基板结构、半导体封装件及半导体封装件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2565149Y (zh) * 2002-08-13 2003-08-06 威盛电子股份有限公司 覆晶接合结构
US20120068334A1 (en) * 2010-09-22 2012-03-22 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
CN103165566A (zh) * 2011-12-19 2013-06-19 先进封装技术私人有限公司 基板结构、半导体封装件及半导体封装件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490186A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 多芯片封装方法

Also Published As

Publication number Publication date
TW201705311A (zh) 2017-02-01
TWI598964B (zh) 2017-09-11

Similar Documents

Publication Publication Date Title
JP5337110B2 (ja) 半導体記憶装置
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TWI611535B (zh) 半導體裝置
US8274153B2 (en) Electronic component built-in wiring substrate
JP2008166373A (ja) 半導体装置およびその製造方法
TW201535668A (zh) 半導體裝置及半導體裝置之製造方法
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP2007157795A (ja) 回路装置および回路装置の製造方法
TW201535541A (zh) 半導體裝置之製造方法及半導體裝置
JP2008288489A5 (zh)
US20100271792A1 (en) Electronic component package and method of manufacturing the same
US20120135565A1 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
CN104979314A (zh) 半导体封装结构及半导体工艺
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
JP5547703B2 (ja) 半導体装置の製造方法
TWI621241B (zh) 半導體晶片及具有半導體晶片之半導體裝置
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2005167072A (ja) 半導体装置およびその製造方法
TWI541952B (zh) 半導體封裝件及其製法
CN107749748B (zh) 一种声表面波滤波芯片封装结构
KR101332864B1 (ko) 반도체 패키지 제조 방법
JP2010153521A (ja) 半導体素子の樹脂封止方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20170110

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Applicant after: Acer Qinhuangdao Ding Technology Co. Ltd.

Applicant after: Zhen Ding Tech. Co.,Ltd.

Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Applicant before: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd.

Applicant before: Zhen Ding Tech. Co.,Ltd.

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161005

WD01 Invention patent application deemed withdrawn after publication