Nothing Special   »   [go: up one dir, main page]

CN104716023B - 制造半导体基底的方法和制造发光装置的方法 - Google Patents

制造半导体基底的方法和制造发光装置的方法 Download PDF

Info

Publication number
CN104716023B
CN104716023B CN201510089036.6A CN201510089036A CN104716023B CN 104716023 B CN104716023 B CN 104716023B CN 201510089036 A CN201510089036 A CN 201510089036A CN 104716023 B CN104716023 B CN 104716023B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
metal material
material layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510089036.6A
Other languages
English (en)
Other versions
CN104716023A (zh
Inventor
金彰渊
酒井士郎
金华睦
李俊熙
文秀荣
金京完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090079429A external-priority patent/KR101106136B1/ko
Priority claimed from KR1020090079431A external-priority patent/KR101106149B1/ko
Priority claimed from KR1020090079436A external-priority patent/KR101229832B1/ko
Priority claimed from KR1020090079434A external-priority patent/KR101106150B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN104716023A publication Critical patent/CN104716023A/zh
Application granted granted Critical
Publication of CN104716023B publication Critical patent/CN104716023B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了一种制造半导体基底的方法和一种制造发光装置的方法。制造半导体基底的方法包括：在基底上形成第一半导体层；在第一半导体层上以预定图案形成金属材料层；在第一半导体层和金属材料层上形成第二半导体层，同时在第一半导体层的位于金属材料层下方的部分中形成孔隙；在形成第二半导体层之后通过加热基底使第一半导体层中的孔隙生长。这些方法不使用激光束来分离生长基底，从而降低了半导体基底的制造成本。

Description

制造半导体基底的方法和制造发光装置的方法
本申请是国际申请日为2010年7月22日、进入中国国家阶段日为2012年2月27日、国家申请号为201080038363.4、发明名称为“制造半导体基底的方法和制造发光装置的方法”的PCT申请的分案申请。
技术领域
本发明涉及一种制造半导体基底的方法和一种制造发光装置的方法。更具体地讲，本发明涉及基于使生长基底分离的新技术的一种制造半导体基底的方法和一种制造发光装置的方法。
背景技术
具有氮化镓(GaN)基半导体的的发光二极管(LED)可以用于各种应用，例如，交通信号、液晶面板中的背光等。已知的是，LED的发光效率受晶体缺陷和晶体的位错密度的影响。GaN基半导体晶体可以在诸如蓝宝石等的异质基底上生长。然而，在GaN层和基底之间可能会出现晶格失配或热膨胀系数的差异，这导致高的位错密度或缺陷的增多。
GaN基半导体晶体可以在诸如GaN基底等的异质基底上生长。然而，由于GaN中的高位错率等会导致难以形成GaN熔体和难以制造GaN基底。可通过机械研磨或激光烧蚀来分离为GaN基底而生长的GaN块状晶体。然而，会难以再造实用尺寸的GaN基底。具体地讲，激光烧蚀会需要执行相当长的时间，这提高了GaN基底的成本。
S.Hasegawa、S.Nishida、T.Yamashita、H.Asahi(以下称作“Hasegawa 等”)在“Polycrystalline GaN for light emitter and field electron emitterapplications(用于光发射器和场电子发射器应用的多晶GaN)”一文中示出并描述了GaN晶体生长(Thin Solid Films 487(2005),第260-267页)，出于所有的目的将该文通过引用全部包含于此，正如在此进行了充分地阐述一样。在Hasegawa等人的文章中，分别利用等离子体辅助分子束外延在石英基底、钨(W)、钼(Mo)、钽(Ta)和铌(Nb)的高熔点金属基底以及硅(Si)基底上生长GaN晶体。
由于制造GaN基底会很困难且成本高，所以通常通过在诸如蓝宝石等的异质基底上生长GaN层来制造诸如LED或激光二极管的半导体装置。然而，如上所述，高位错密度或缺陷密度的增加会降低LED的发光效率。此外，蓝宝石基底的导热率比GaN基底的导热率低，并且蓝宝石基底可能会导致装置的散热性能劣化。因此，LED或激光二极管使用蓝宝石基底会使其工作寿命受到了限制。
为了解决蓝宝石基底的这些问题，已经开发出激光剥离工艺，在该工艺中，在作为生长基底的异质基底上生长GaN层之后，将第二基底附于GaN层，而后通过准分子激光使GaN层从蓝宝石基底和GaN层之间的界面局部分解，从而去除蓝宝石基底。该工艺用来制造适于大尺寸发光二极管(功率芯片)等的垂直型发光装置。
然而，如上所述，利用激光使生长基底分离需要明显延长的处理时间，从而导致发光装置的制造成本增加。此外，由于为了使激光束辐射穿过蓝宝石基底而需要提高蓝宝石基底对激光束的透射率，所以必须对蓝宝石基底的暴露表面进行抛光，导致蓝宝石基底的厚度减小，这是不期望的。
发明内容
技术问题
本发明提供了一种制造半导体基底的方法和一种制造发光装置的方法，这些方法可以在无需利用激光束的情况下去除生长基底。
本发明提供了一种制造半导体基底的方法和一种制造发光装置的方法，这些方法无需对生长基底进行抛光而使生长基底能够重新使用。
本发明提供了一种以低成本在异质基底上制造平坦的且可容易分离的GaN基底的方法。本发明提供了一种利用具有改善的性能或长的工作寿命的GaN基底制造的发光装置，例如，发光二极管(LED)或激光二极管。
本发明提供了一种制造半导体基底的方法和一种制造发光装置的方法，这些方法通过有效地去除会在半导体基底和发光装置的制造过程中产生的反应副产物而具有提高的质量。
本发明提供了一种制造发光装置的方法，在该方法中，在由异质基底形成的生长基底上的半导体层中形成孔隙，从而无需利用激光束而容易地分离生长基底。
本发明提供了一种制造发光装置的方法，该方法可以防止因在半导体层中形成孔隙时会产生的反应副产物对半导体层上的化合物半导体层的晶体质量的劣化。
技术方案
根据本发明的第一方面，提供了一种制造半导体基底的方法。所述方法包括：在基底上形成第一半导体层；在第一半导体层上以预定图案形成金属材料层；在第一半导体层和金属材料层上形成第二半导体层，同时在第一半导体层的位于金属材料层下方的部分中形成孔隙；通过利用化学溶液蚀刻第一半导体层的至少一部分使第一基底从第二半导体层分离。
金属材料层可以包括位于第一半导体层上的彼此分隔开恒定距离并且具有恒定宽度的多个条纹状部分，第二半导体层可以具有覆盖金属材料层的厚度。
金属材料层可以包括氧化物层。这里，氧化物层可以形成用于第一半导体层的掩模。
金属材料层可以以使多个孔通过金属材料层连接到第一半导体层和第二半导体层的厚度形成。
金属材料层可以由具有比形成第二半导体层的加热温度高的熔点的金属材料形成。
金属材料层可以包括形成用于第一半导体层的掩模的氧化物层，并且可以包括通过其连接到第一半导体层和第二半导体层的多个孔。此外，当通过金属有机化学气相沉积形成第二半导体层时，第一半导体层的位于金属材料层下方的部分与金属材料层和氧反应，并且从所述多个孔蒸发而形成孔隙。
金属材料层可以为钽层并且具有在5nm至100nm的范围内的厚度。这里，钽层的表面可以在形成在第一半导体层上之后被钽氧化物覆盖。
金属材料层可以包括选自于由Ta、Pt、Ni和Cr组成的组中的至少一种。
基底可以为蓝宝石基底或硅基基底。
化学溶液可以包括由KOH、NaOH、H2PO4、HCl和H2SO4组成的组中选择的至少一种。这里，利用化学溶液蚀刻第一半导体层可以是湿式蚀刻、光增强化学蚀刻或光电化学蚀刻。
根据本发明的第二方面，提供了一种制造发光装置的方法。所述方法包括：在第一基底上形成第一半导体层；在第一半导体层上以预定图案形成金属材料层；在第一半导体层和金属材料层上形成第二半导体层，同时在第一半导体层的位于金属材料层下方的部分中形成孔隙；在第二半导体层上形成第一化合物半导体层；在第一化合物半导体层上形成活性层；在活性层上形成第二半导体层；将第二基底附于第二半导体层；通过利用化学溶液蚀刻第一半导体层的至少一部分使第一基底从第二半导体层分离。
金属材料层可以包括位于第一半导体层上的彼此分隔开恒定距离并且具有恒定宽度的多个条纹状部分，第二半导体层可以具有覆盖金属材料层的厚度。
金属材料层可以包括氧化物层。这里，氧化物层可形成用于第一半导体层的掩模。
金属材料层可以以使多个孔通过金属材料层连接到第一半导体层和第二半导体层的厚度形成。
金属材料层可以由具有比形成第二半导体层的加热温度高的熔点的金属材料形成。
金属材料层可以包括形成用于第一半导体层的掩模的氧化物层，并且可以包括通过其连接到第一半导体层和第二半导体层的多个孔。此外，当通过金属有机化学气相沉积形成第二半导体层时，第一半导体层的位于金属材料层下方的部分与金属材料层和氧反应，并且从所述多个孔蒸发而形成孔隙。
金属材料层可以为钽层并且具有在5nm至100nm的范围内的厚度。这里，钽层的表面可以在形成在第一半导体层上之后被钽氧化物覆盖。
金属材料层可以包括选自于由Ta、Pt、Ni和Cr组成的组中选择的至少一种。
第一基底可以为蓝宝石基底或硅基基底。
化学溶液可以包括从由KOH、NaOH、H2PO4、HCl和H2SO4组成的组中选择的至少一种。这里，利用化学溶液蚀刻第一半导体层可以是湿式蚀刻、光增强化学蚀刻或光电化学蚀刻。
根据本发明的第三方面，提供了一种制造半导体基底的方法。所述方法包括：在基底上形成第一半导体层；在第一半导体层上以预定图案形成金属材料层；在第一半导体层和金属材料层上形成第二半导体层，同时在第一半导体层的位于金属材料层下方的部分中形成孔隙；在形成第二半导体层之后通过加热基底使第一半导体层中的孔隙生长。
可以通过孔隙的生长使基底易于与第二半导体层分离。
金属材料层可以包括位于第一半导体层上的彼此分隔开恒定距离并且具有恒定宽度的多个条纹状部分，第二半导体层可以具有覆盖金属材料层的厚度。
金属材料层可以包括氧化物层。这里，氧化物层可以形成用于第一半导体层的掩模。
金属材料层可以以使多个孔通过金属材料层连接到第一半导体层和第二半导体层的厚度形成。
金属材料层可以由具有比形成第二半导体层的加热温度高的熔点的金属材料形成。
金属材料层可以包括形成用于第一半导体层的掩模的氧化物层，并且可以包括通过其连接到第一半导体层和第二半导体层的多个孔。此外，当通过金属有机化学气相沉积形成第二半导体层时，第一半导体层的位于金属材料层下方的部分与金属材料层和氧反应，并且从所述多个孔蒸发而形成孔隙。
金属材料层可以为钽层并且可以具有在5nm至100nm的范围内的厚度。这里，钽层的表面可以在形成在第一半导体层上之后被钽氧化物覆盖。
基底可以为蓝宝石基底或硅基基底。
可以将基底加热到300℃以上，优选地，加热到900℃～1100℃的范围内的温度。
金属材料层可以由选自于Ta、Ni、Cr、Pt、Mo及它们的合金中的一种形成。
根据本发明的第四方面，提供了一种制造发光装置的方法。所述方法包括：在第一基底上形成第一半导体层；在第一半导体层上以预定图案形成金属材料层；在第一半导体层和金属材料层上形成第二半导体层，同时在第一半导体层的位于金属材料层下方的部分中形成孔隙；在第二半导体层上形成第一化合物半导体层；在第一化合物半导体层上形成活性层；在活性层上形成第二半导体层；将第二基底附于第二半导体层；在附着第二基底之后通过加热第一基底使第一半导体层中的孔隙生长。可以通过孔隙的生长使基底易于与第二半导体层分离。
金属材料层可以包括位于第一半导体层上的彼此分隔开恒定距离并且具有恒定宽度的多个条纹状部分，第二半导体层可以具有覆盖金属材料层的厚度。
金属材料层可以包括氧化物层。这里，氧化物层可以形成用于第一半导体层的掩模。
金属材料层可以以使多个孔通过金属材料层连接到第一半导体层和第二半导体层的厚度形成。
金属材料层可以由具有比形成第二半导体层的加热温度高的熔点的金属材料形成。
金属材料层可以包括形成用于第一半导体层的掩模的氧化物层，并且可以包括通过其连接到第一半导体层和第二半导体层的多个孔。此外，当通过金属有机化学气相沉积形成第二半导体层时，第一半导体层的位于金属材料层下方的部分与金属材料层和氧反应，并且从所述多个孔蒸发而形成孔隙。
金属材料层可以为钽层并且可以具有在5nm至100nm的范围内的厚度。这里，钽层的表面可以在形成在第一半导体层上之后被钽氧化物覆盖。
第一基底可以为蓝宝石基底或硅基基底。
可以将第一基底加热到300℃以上，优选地，加热到900℃～1100℃。
金属材料层可以由选自于Ta、Ni、Cr、Pt、Mo及它们的合金中的一种形成。
可以在将第二基底附于第二半导体层的同时加热第一基底。
根据本发明的第五方面，提供了一种制造半导体基底的方法。所述方法包括：在基底上形成第一半导体层；在第一半导体层上以预定图案形成金属材料层；在第一半导体层和金属材料层上形成第二半导体层，同时在第一半导体层的位于金属材料层下方的部分中形成孔隙；在形成第二半导体层的同时或者在形成第二半导体层之后，使金属材料与氮的反应副产物蒸发以去除反应副产物。
可以通过在第一半导体层中形成孔隙使基底易于与第二半导体层分离，从而可以以低成本提供半导体基底。此外，可以去除在孔隙的形成过程中产生的反应副产物，使得半导体基底具有提高的质量。
金属材料层可以为钽层，反应副产物可以包含Ta和N。
第二半导体层可以为氮化镓基化合物半导体并且可以通过金属有机化学气相沉积形成，可以通过调整第二半导体层的生长温度、生长压力、生长速度和Ga源的流量来使反应副产物蒸发。
Ga源可以为TMGa，TMGa的流量可以低于87μmol/min。
在第二半导体层的生长停止之后或者在完成第二半导体层的生长之后，可以通过将基底保持在使反应副产物蒸发的温度下来执行使反应副产物蒸发的步骤。
在第二半导体层的生长停止之后或者在完成第二半导体层的生长之后，可以通过将基底周围的压力降低至使反应副产物蒸发的压力来执行使反应副产物蒸发的步骤。
金属材料层可以由具有比形成第二半导体层的加热温度高的熔点的金属材料形成。
金属材料层可以包括形成用于第一半导体层的掩模的氧化物层，并且可以包括通过其连接到第一半导体层和第二半导体层的多个孔。此外，当通过金属有机化学气相沉积形成第二半导体层时，第一半导体层的位于金属材料层下方的部分与金属材料层和氧反应，并且从所述多个孔蒸发而形成孔隙。
基底可以为蓝宝石基底或硅基基底。
所述方法还可以包括：利用形成在第一半导体层中的孔隙来分离基底，从而制造由第一半导体层和第二半导体层形成的半导体基底。
根据本发明的第六方面，提供了一种制造发光装置的方法。所述方法包括：在基底上形成第一半导体层；在第一半导体层上以预定图案形成金属材料层；在第一半导体层和金属材料层上形成第二半导体层，同时在第一半导体层的位于金属材料层下方的部分中形成孔隙；在第二半导体层上形成第一化合物半导体层；在第一化合物半导体层上形成活性层；在活性层上形成第二半导体层；在形成第二半导体层的同时或者在形成第二半导体层之后，使金属材料与氮的反应副产物蒸发以去除反应副产物。
金属材料层可以为钽层，反应副产物可以包含Ta和N。
第二半导体层可以为氮化镓基化合物半导体并且可以通过金属有机化学气相沉积形成，可以通过调整第二半导体层的生长温度、生长压力、生长速度和Ga源的流量来使反应副产物蒸发。
Ga源可以为TMGa，TMGa的流量可以低于87μmol/min。
在第二半导体层的生长停止之后或者在完成第二半导体层的生长之后，可以通过将基底保持在使反应副产物蒸发的温度下来执行使反应副产物蒸发的步骤。
在第二半导体层的生长停止之后或者在完成第二半导体层的生长之后，可以通过将基底周围的压力降低至使反应副产物蒸发的压力来执行使反应副产物蒸发的步骤。
金属材料层可以由具有比形成第二半导体层的加热温度高的熔点的金属材料形成。
金属材料层可以包括形成用于第一半导体层的掩模的氧化物层，并且可以包括通过其连接到第一半导体层和第二半导体层的多个孔。此外，当通过金属有机化学气相沉积形成第二半导体层时，第一半导体层的位于金属材料层下方的一部分与金属材料层和氧反应，并且从所述多个孔蒸发而形成孔隙。
基底可以为蓝宝石基底或硅基基底。
所述方法还可以包括：利用形成在第一半导体层中的孔隙来分离基底。
第一半导体层可以为氮化镓基化合物半导体并且可以通过金属有机化学气相沉积形成，可以通过调整第一半导体层的生长温度、生长压力、生长速度和Ga源的流量来使反应副产物蒸发。
Ga源可以为TMGa，TMGa的流量可以低于87μmol/min。
根据本发明的第七方面，提供了一种制造发光装置的方法。所述方法包括：将基底放置在第一室中，所述基底包括第一半导体层和在第一半导体层上以预定图案形成的金属材料层；在第一室中，在第一半导体层和金属材料层上形成第二半导体层，同时在第一半导体层的位于金属材料层下方的部分中形成孔隙；将具有第二半导体层的基底从第一室转移到第二室；在第二室中，在第二半导体层上形成化合物半导体层。
可以在转移基底的同时将基底保持在真空下。换言之，在基底的转移过程中，基底不暴露于大气，因此化合物半导体可以生长在半导体层上而无需清洗半导体层的表面。
金属材料层可以包括位于第一半导体层上的彼此分隔开恒定距离并且具有恒定宽度的多个条纹状部分，第二半导体层可以具有覆盖金属材料层的厚度。为此，第二半导体层可以形成为大于或等于金属材料层的一半宽度。
金属材料层可以包括氧化物层。这里，氧化物层可以形成用于第一半导体层的掩模。
金属材料层可以以使多个孔通过金属材料层连接到第一半导体层和第二半导体层的厚度形成。
第一半导体层和第二半导体层可以由相同的或不同的化合物半导体材料形成，金属材料层可以由具有比形成第二半导体层的加热温度高的熔点的金属材料形成。
金属材料层可以包括形成用于第一半导体层的掩模的氧化物层，并且可以包括通过其连接到第一半导体层和第二半导体层的多个孔。此外，当通过金属有机化学气相沉积形成第二半导体层时，第一半导体层的位于金属材料层下方的一部分与金属材料层和氧反应，并且从所述多个孔蒸发而形成孔隙。
金属材料层为钽层并且具有在5nm至100nm的范围内的厚度。这里，钽层的表面在形成第一半导体层上之后被钽氧化物覆盖。
基底可以为蓝宝石基底或硅基基底。
形成化合物半导体层的步骤可以包括：形成第一化合物半导体层；在第一化合物半导体层上形成活化层；在活化层上形成第二化合物半导体层。
所述方法还可以包括：将第二基底附于第二化合物半导体层；利用形成在第一半导体层中的孔隙分离基底。
有益效果
如从以上描述所清楚的是，在根据示例性实施例的方法中，在形成在生长基底上的半导体层中形成孔隙，从而利用孔隙通过用化学溶液蚀刻半导体层或通过使孔隙生长，可以容易地从半导体层去除基底。因此，能够在不使用激光束的情况下去除诸如蓝宝石基底的生长基底，从而能够以低成本来制造诸如GaN基底的半导体基底或发光装置。此外，可以在诸如结合第二基底的工艺的工艺中加热生长基底来使孔隙生长，从而可无需用于去除生长基底的额外的工艺来分离生长基底，从而简化了制造发光装置的工艺。
此外，根据实施例，该方法能够以低成本在异质基底上制造平坦且可易于分离的GaN基底，同时允许有效地去除反应副产物。因此，能够实现利用GaN基底制造的半导体装置(例如，LED或激光二极管)的性能改善和工作寿命延长。
而且，即使在室被孔隙的形成过程中的反应副产物污染的情况下，在与形成孔隙的室分开的不同室中生长化合物半导体。因此，能够提供具有良好质量的化合物半导体。
附图说明
图1是根据本发明第一示例性实施例的制造半导体基底的方法的流程图，其中，(A)是形成第一GaN层的工艺的剖视图，(B)是形成Ta层的工艺的剖视图，(C)是形成第二GaN层和孔隙的工艺的剖视图，(D)是在形成第二GaN层之后的半导体基底的剖视图，(E)是使蓝宝石基底与之分离的半导体基底的剖视图，(F)是完成的GaN基底的剖视图。
图2是根据第一示例性实施例的第一示例的半导体基底的扫描电子显微镜(SEM)横截面。
图3是根据第一示例性实施例的第一示例的半导体基底的能量色散x射线分光计(EDX)光谱图。
图4中的(A)是根据第一示例性实施例的第一示例的图2中示出的放大区域的SEM横截面，图4中的(B)、(C)和(D)分别是根据第一示例性实施例的第一示例的半导体基底的Ga EDX图、Al EDX图和O EDX图。
图5是根据第一示例性实施例的第一示例的半导体基底的SEM显微照片，其中，(A)是半导体基底的横截面的SEM显微照片，(B)是半导体基底的表面的SEM显微照片。
图6是根据第一示例性实施例的第一示例的半导体基底的EDX图，其中，(A)是Ga的EDX图，(B)是Ta的EDX图。
图7是根据第一对比例的半导体基底的SEM显微照片，其中，(A)是半导体基底的SEM透视图，(B)是半导体基底的SEM表面。
图8是根据第一对比例的半导体基底的EDX光谱和EDX图，其中，(A)是图7中的(B)的半导体基底的EDX光谱，(B)是图7中的(B)的Ga的EDX图，(C)是图7中的(B)的N的EDX图。
图9是根据第一对比例的半导体基底的SEM显微照片和EDX光谱，其中，(A)是孔隙的侧截面的SEM显微照片，(B)是图9中的(A)的孔隙的EDX光谱。
图10是根据第一对比例的半导体基底的EDX图，其中，(A)是图9中的(A)的Ga的EDX图，(B)是图9中的(A)的N的EDX图，(C)是图9中的(A)的Ta的EDX图。
图11是根据本发明的第二示例性实施例的LED阵列的剖视图。
图12是根据第一示例性实施例的第二示例的半导体基底的侧截面的SEM显微照片。
图13是根据第一示例性实施例的第三示例的半导体基底的侧截面的SEM显微照片。
图14是根据第一示例性实施例的第四示例的半导体基底的侧截面的SEM显微照片。
图15中的(A)是示出了由5nm厚的Ta层转变的Ta2O5膜的示例性实施例的图，图15中的(B)是示出了形成在100nm厚的Ta层的表面上的Ta2O5膜的示例性实施例的图。
图16中的(A)是具有5nm厚的Ta掩模的基底的表面的SEM显微照片，图16中的(B)是具有10nm厚的Ta2O5掩模的基底的表面的SEM显微照片。
图17是根据第三示例性实施例的制造发光装置的方法的流程图。
图18是根据第四示例性实施例的制造发光装置的方法的流程图，其中，(A)是形成第一GaN层和Ta层的工艺的剖视图，(B)是形成第二GaN层和孔隙的工艺的剖视图，(C)是在第二GaN层上形成化合物半导体层的工艺的剖视图。
图19是用来制造用于形成第二GaN层和化合物半导体层的发光装置的设备的示意图。
具体实施方式
以下，根据附图来详细说明本发明的示例性实施例。并且，以下记载的示例性实施例仅仅是本发明的一个实施例而已，本发明不为这些示例性实施例而限定。
(第一示例性实施例)
图1是根据第一示例性实施例的制造半导体基底100的方法的流程图。在图1中，(A)是形成第一GaN层的工艺的剖视图，(B)是形成Ta层的工艺的剖视图，(C)是形成第二GaN层和孔隙的工艺的剖视图，(D)是在形成第二GaN层之后的半导体基底的剖视图。
参照图1中的(A)，标号101指蓝宝石(Al2O3)基底。首先，在蓝宝石基底101上形成厚度为大约2μm的第一GaN层102。第一GaN层102的该厚度是作为示例提供的。
接着，参照图1中的(B)，通过电子束(EB)沉积和剥离在第一GaN层102上以条纹的形状形成厚度为大约50nm的Ta层(金属材料层)103，其中，条纹具有5μm的宽度并且相互分开5μm的距离。Ta层103的形状、厚度、宽度和距离是作为示例来提供的。
参照图1中的(C)，通过金属有机化学气相沉积(MOCVD)在第一GaN层102和Ta层103上形成第二GaN层104。图1中的(C)示出了在第二GaN层104形成过程中的第二GaN层104。在该实施例中，第一GaN层102中的N与Ta结合形成TaN，TaN变成不同的物质并且上升到N的浓度相对高的气相区域。TaN在900℃以上变得不稳定，并且在1000℃以上蒸发。随着TaN蒸发，孔变深而形成孔隙102a。这里，虽然第一GaN层102中的N变为TaN，但是Ga留在第一GaN层102中。由于留在第一GaN层102中的Ga与在蒸发沉积过程中沉积的Ga相同，所以留在第一GaN层102中的Ga用作原料。然而，也可以在Ta膜上生长GaN。如在Hasegawa等人的文章中所公开的，存在Ta层103的表面不仅变为Ta而且与空气反应变为Ta2O5的可能性，如下所述。
另一方面，第二GaN层104可以大于或等于Ta层103的一半宽度。例如，第二GaN层104的宽度可以小于1000μm以用作基底。
如下面将更详细地描述的，在第二GaN层104的生长过程中，Ta与N相互反应而生成TaxNy形式的反应副产物。这种副产物可以使半导体基底质量劣化。因此，需要通过调节生长条件来去除反应副产物。可以通过调节第二GaN层104的生长条件(例如，生长温度、生长压力、生长速度、作为Ga源的TMGa的流量等)来去除反应副产物。可选择地，可以在停止第二GaN层104的生长之后，通过将基底101保持在使反应副产物蒸发的温度下或者通过降低基底101周围的压力进行蒸发来去除反应副产物。可选择地，可以在完成第二GaN层104的生长之后，通过将基底101保持在使反应副产物蒸发的温度下或者通过降低基底101周围的压力来去除反应副产物。
接着，参照图1中的(D)，一旦完成第二GaN层104的形成，就形成了半导体基底100。在通过MOCVD形成第二GaN层104的同时，通过蚀刻去除第一GaN层102的位于Ta层103下方的部分并且孔隙102a的形成区域基本上延伸到蓝宝石基底101，如图1中的(D)所示。此外，使基底的表面平坦化，以使第一GaN层102的生长与第二GaN层104的生长一起进行，如图1所示。因此，根据第一示例性实施例能够省略形成半导体基底100时使基底的表面平坦化的工艺。
接着，参照图1中的(E)，使蓝宝石基底101从第一GaN层102分离。然后，参照图1中的(F)，可以通过对去除了蓝宝石基底101的第一GaN层102进行抛光来获得GaN基底100。通过将诸如Si或SiC的硅基基底附于GaN基底100的上侧并使其下表面平坦化，GaN基底100可以用作用来制造装置的半导体基底。
此外，虽然可以通过传统的激光剥离工艺来执行蓝宝石基底101的分离，但是也可以利用形成在第一GaN层102中的孔隙102a来分离蓝宝石基底101。
例如，通过利用化学溶液蚀刻第一GaN层102的至少一部分，可以使蓝宝石基底101从第二GaN层104分离。如果没有形成孔隙102a，则化学溶液难以渗透到蓝宝石基底101和第一GaN层102之间的界面中，从而难以利用化学溶液分离蓝宝石基底101。然而，如果在第一GaN层102中形成孔隙102a，则化学溶液可以通过孔隙102a渗透到蓝宝石基底101和第一GaN层102之间的界面中，从而可以利用化学溶液容易地分离蓝宝石基底101。
化学溶液的示例可以包括KOH、NaOH、H2PO4、HCl和H2SO4。通过利用这样的化学蚀刻剂蚀刻其内形成有孔隙102a的第一GaN层102来使蓝宝石基底101从第二GaN层104分离。
除了化学溶液之外，可以使用光来活化化学溶液。即，用化学溶液蚀刻第一GaN层102可以是典型的湿式蚀刻、光增强化学蚀刻或光电化学蚀刻。
可选择地，可以通过扭转蓝宝石基底101来实现蓝宝石基底101的分离。此外，可以在完成第二GaN层104的形成之后通过加热基底101以生长孔隙102a来实现蓝宝石基底101的分离。随着孔隙102a逐渐生长，第二GaN层104和蓝宝石基底101之间的结合力逐渐变弱。结果，通过生长孔隙102a可以使蓝宝石基底101自然地从第二GaN层104分离。也可以在孔隙102a的生长进行到一定程度之后向蓝宝石基底101施加力来使蓝宝石基底101分离。
可以将蓝宝石基底101加热到300℃以上。例如，可以在900℃～1100℃的范围内加热蓝宝石基底101。可以在将诸如Si或SiC的硅基基底附于GaN基底100的表面的同时来执行对蓝宝石基底101的加热。
这样，当通过MOCVD形成包括GaN层的半导体基底100时，利用孔隙102a可以使第一GaN层102容易地从蓝宝石基底101分离，从而分离后的GaN层可以用作GaN基底。因此，可以以比传统的GaN基底的成本低的成本来制造GaN基底。
(第一示例)
在下文中将描述半导体基底100的制造方法的详细示例。在第一示例性实施例的第一示例中，将描述利用MOCVD设备形成第二GaN层104的工艺。在该示例中，在以20μmol/min的流速供应三甲基镓(TMGa)作为原料气体的同时，在1045℃的加热温度下执行晶体生长5小时。此外，在第一示例中，在第一GaN层102上以条纹的形状形成厚度为50nm的Ta层103。
在图2中，示出了在这些条件下在其上形成有第二GaN层104的半导体基底100。图2是半导体基底100的一部分的侧截面的SEM显微照片。如图2所示，孔隙102a形成在第一GaN层102的位于Ta层103下方的部分中。利用能量色散x射线分光计(EDX)对图2中包括孔隙102a的放大区域进行了分析，在图3中示出了分析结果。
在图3的EDX光谱中，观察到了第一GaN层102中的GaN以及蓝宝石基底101中的Al和O，但是基本上没有观察到Ta。此外，在图4中的(B)、(C)和(D)的EDX图中，观察到了第一GaN层102中的Ga以及蓝宝石基底101中的Al和O，但是基本上没有观察到Ta。
在第一示例中，观察到：在第二GaN层104的形成过程中，在Ta层103中形成了孔103a。对形成在Ta层103中的孔103a的分析结果示出在图5和图6中，并且将在下文中进行更详细的描述。这里，通过停止使用MOCVD设备形成第二GaN层104的工艺，利用EDX获得图5和图6中示出的分析结果。
图5示出了第一示例的半导体基底的SEM显微照片，其中，(A)是半导体基底100的侧截面的SEM显微照片，(B)是半导体基底100的表面的SEM显微照片。图6示出了图5中的(B)的半导体基底100的表面的EDX图，其中，(A)是Ga的EDX图，(B)是Ta的EDX图。
在图5中的(A)的半导体基底100的SEM显微照片中，观察到：第一GaN层102的位于Ta层103下方的部分被蚀刻，并且在第一GaN层102内形成了孔隙102a。在图5中的(B)的半导体基底100的SEM显微照片中，观察到：孔103a形成在Ta层103的表面上。图6中的(A)和(B)示出了对Ta层103的包括孔103a的表面上的Ga和Ta的EDX分析结果。如在EDX图中所示，Ta层103保留，并且在留下的Ta层103上薄薄地生长了Ga和GaN。
这样，对于第一示例的半导体基底100，调整使用MOCVD设备形成第二GaN层104的条件，从而通过蚀刻利用Ta层使孔隙102a形成在第一GaN层102中。因此，当如第一示例性实施例中所示形成第二GaN层104时，通过在第一GaN层102的生长过程中进行蚀刻能够在第一GaN层102中形成孔隙102a。即，当金属材料层部分形成在第一GaN层102上时，能够在第一GaN层102中形成孔隙102a。
此外，用于第一示例的MOCVD条件作为示例来提供，因此可以被设定为允许第一GaN层的生长和孔隙102a的形成同时进行。这里，由于第一GaN层102的生长速度比第二GaN层104的生长速度慢，所以在第一示例中考虑到第一GaN层102的生长速度来调整MOCVD条件。
此外，在第一示例中，在生长第二GaN层104的工艺期间，在Ta层103中形成孔103a，但是，例如，可以使用预先形成有孔的掩模来形成Ta层103。此外，Ta层103的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底100上的装置结构而改变。下面将描述利用半导体基底100形成的装置的示例。
此外，通过使GaN基底分离，第一示例的半导体基底100可以重新用作形成具有上述孔隙的GaN层的基底101，然后可以通过反应性离子蚀刻(RIE)等使其上形成了新的GaN基底的蓝宝石基底101的表面平坦化。因此，可以进一步降低GaN基底的制造成本。
此外，虽然在第一示例性实施例中蓝宝石基底用作生长基底，但是可以使用任何适合的基底(例如，硅基基底)，只要该基底允许在其上生长GaN层。
(第二示例)
在第一示例性实施例的第二示例中，将描述利用MOCVD设备形成第二GaN层104的工艺。在该示例中，在以20μmol/min的流量供应作为原料气体的TMGa的同时，在1045℃的加热温度下执行晶体生长5小时。此外，在第二示例中，在第一GaN层102上以条纹的形状形成厚度为30nm的Ta层103。
在图12中，示出了在这些条件下其上形成有第二GaN层104的半导体基底100。图12是半导体基底100的一部分的横截面的SEM显微照片。如图12中清楚地示出的，孔隙102a形成在第一GaN层102的位于Ta层103下方的部分中。此外，在第二示例中，观察到：在第二GaN层104的形成过程中在Ta层103中形成了孔103a。
对于第二示例的半导体基底100，调整使用MOCVD设备形成第二GaN层104的条件，从而通过蚀刻利用Ta层103使孔隙102a形成在第一GaN层102中。因此，当如第二示例中所示形成第二GaN层104时，通过在第一GaN层102的生长过程中进行蚀刻能够在第一GaN层102中形成孔隙102a。换言之，当金属材料层部分形成在第一GaN层102上时，能够在第一GaN层102中形成孔隙102a。如上面针对第一示例性实施例所讨论的，金属材料层可以用来蚀刻第一GaN层102。
在图12的剖视图中，因蚀刻造成的孔隙102a并不是形成在位于每个Ta层103的整个下表面下方的第一GaN层102中，而是形成在位于每个Ta层103的相对的端部下方的第一GaN层102中。图12示出了从每个Ta层103的相对的端部对第一GaN层102执行蚀刻。
此外，用于第二示例的MOCVD条件作为示例来提供，因此可以被设定为允许第一GaN层的生长和孔隙102a的形成同时进行。这里，由于第一GaN层102的生长速度比第二GaN层104的生长速度慢，所以在第二示例中考虑到第一GaN层102的生长速度来调整MOCVD条件。
此外，在第二示例中，在生长第二GaN层104的工艺期间在Ta层103中形成孔103a，但是，例如，可以利用预先形成有孔的掩模来形成Ta层103。此外，Ta层103的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底100上的装置结构而改变。下面将描述利用半导体基底100形成的装置的示例。
此外，第二示例的半导体基底100可以重新用作用来形成具有上述孔隙的GaN层的基底101。在这种情况下，可以使GaN基底分离，然后可以通过RIE等使其上形成了新的GaN基底的蓝宝石基底101的表面平坦化。因此，可以进一步降低GaN基底的制造成本。
(第三示例)
在第一示例性实施例的第三示例中，将描述利用MOCVD设备形成第二GaN层104的工艺。在该示例中，在以20μmol/min的流量供应作为原料气体的TMGa的同时，在1045℃的加热温度下执行晶体生长5小时。此外，在第三示例中，在第一GaN层102上以条纹的形状形成厚度为50nm的Ta层103。
在图13中，示出了在这些条件下其上形成有第二GaN层104的半导体基底100。图13是半导体基底100的一部分的侧截面的SEM显微照片。如该图所示，孔隙102a形成在第一GaN层102的位于Ta层103下方的部分中。此外，在第三示例中，观察到：在第二GaN层104的形成过程中在Ta层103中形成了孔103a。
对于第三示例的半导体基底100，调整使用MOCVD设备形成第二GaN层104的条件，从而通过蚀刻Ta层103使孔隙102a形成在位于Ta层103下方的第一GaN层102中。因此，当如第一示例性实施例中所示形成第二GaN层104时，能够在第一GaN层102的生长过程中通过蚀刻在第一GaN层102中形成孔隙102a。换言之，当金属材料层部分形成在第一GaN层102上时，能够在第一GaN层102中形成孔隙102a。如上面针对第一示例性实施例所讨论的，金属材料层可以用来蚀刻第一GaN层102。
此外，用于第三示例的MOCVD条件作为示例来提供，因此可以被设定为允许第一GaN层102的生长和孔隙102a的形成同时进行。这里，由于第一GaN层102的生长速度比第二GaN层104的生长速度慢，所以在第三示例中考虑到第一GaN层102的生长速度来调整MOCVD条件。
此外，在第三示例中，在生长第二GaN层104的工艺期间在Ta层103中形成孔103a，但是，可以利用预先形成有孔的掩模来形成Ta层103。此外，Ta层103的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底100上的装置结构而改变。下面将描述利用半导体基底100形成的装置的示例。
(第四示例)
在第一示例性实施例的第四示例中，将描述利用MOCVD设备形成第二GaN层104的工艺。在该示例中，在以20μmol/min的流量供应作为原料气体的TMGa的同时，在1045℃的加热温度下执行晶体生长5小时。此外，在第四示例中，在第一GaN层102上以条纹的形状形成厚度为100nm的Ta层103。
在图14中，示出了在这些条件下其上形成有第二GaN层104的半导体基底100。图14是半导体基底100的一部分的侧截面的SEM显微照片。如图14所示，孔隙102a形成在第一GaN层102的位于Ta层103下方的部分中。此外，在第四示例中，观察到：在第二GaN层104的形成过程中在Ta层103中形成了孔103a。
对于第四示例的半导体基底100，调整使用MOCVD设备形成第二GaN层104的条件，从而通过蚀刻利用Ta层103使孔隙102a形成在第一GaN层102中。因此，当如第一示例性实施例中所示形成第二GaN层104时，能够在第一GaN层102的生长过程中通过蚀刻在第一GaN层102中形成孔隙102a。换言之，当金属材料层部分形成在第一GaN层102上时，能够在第一GaN层102中形成孔隙102a。如上面针对第一示例性实施例所讨论的，金属材料层可以用来蚀刻第一GaN层102。
此外，用于第四示例的MOCVD条件作为示例来提供，因此可以被设定为允许第一GaN层的生长和孔隙102a的形成同时进行。这里，由于第一GaN层102的生长速度比第二GaN层104的生长速度慢，所以在第四示例中考虑到第一GaN层102的生长速度来调整MOCVD条件。
此外，在第四示例中，在生长第二GaN层104的工艺期间在Ta层103中形成孔103a，但是，例如，可以利用预先形成有孔的掩模来形成Ta层103。此外，Ta层103的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底100上的装置结构而改变。下面将描述利用半导体基底100形成的装置的示例。
(第一对比例)
在下文中将描述第一对比例。在第一对比例中，将描述在MOCVD设备的不同条件下形成半导体基底100的第二GaN层104的工艺。
在第一对比例中，在以87μmol/min的流量供应作为原料气体的TMGa的同时，在1045℃的加热温度下执行晶体生长5小时。
在图7中，示出了在这些条件下其上形成有第二GaN层104的半导体基底100。在图7中，(A)是半导体基底100的一部分的侧截面的SEM显微照片，(B)是(A)中示出的半导体基底的表面的SEM显微照片。如在这些显微照片中清楚地示出的，颗粒材料沉淀在第二GaN层104的表面上，孔隙102a形成在第一GaN层102的位于Ta层103下方的部分中。下面的EDX分析表明：颗粒材料为Ga颗粒、N颗粒和Ta颗粒。
图8示出了对颗粒材料的表面的EDX分析的结果。在图8中，(A)是图7中的(B)中示出的颗粒材料的EDX光谱，(B)是通过对图7中的(B)的颗粒材料进行EDX分析获得的Ga的EDX图，(C)是通过对图7中的(B)的颗粒材料进行EDX分析获得的N的EDX图。在图8中的(A)的EDX光谱中，观察到了Ga、N和痕量的Ta，从而如图8中的(B)和(C)的EDX图所示观察到了Ga和N。
在图9和图10中示出了对颗粒材料的横截面的EDX分析的结果。在图9中，(A)是形成为图7中的(B)示出的颗粒材料的孔隙的侧截面的SEM显微照片，(B)是(A)中示出的孔隙的EDX光谱。在图10中，(A)是通过对图9中的(A)的孔隙的侧截面进行EDX分析获得的Ga的EDX图，(B)是通过对图9中的(A)的孔隙的侧截面进行EDX分析获得的N的EDX图，(C)是通过对图9中的(A)的孔隙的侧截面进行EDX分析获得的Ta的EDX图。
在图9中的(B)的光谱中，观察到第二GaN层104和颗粒材料中的Ga和N、Ta层103中的Ta以及蓝宝石基底101中的Al和O。此外，如图10中的(A)至(C)所示，在孔隙处观察到了Ga、N和Ta。
由这些结果确定的是：沉淀在第二GaN层104的表面上的颗粒材料为Ga颗粒、N颗粒和Ta颗粒。也就是说，确定的是，在第一对比例中，在第一GaN层102的被蚀刻部分处的Ga和N之间的结合、反应和GaO的气化被破坏，从而导致在第二GaN层的表面上沉淀了Ga颗粒、N颗粒和Ta颗粒。
这样，在用于第一对比例的MOCVD设备的条件下，将TMGa的流量设定为87μmol/min，它比第一示例的流量高，从而导致在基底上沉淀了这样的颗粒材料。因此，在基底上不造成颗粒材料沉淀的TMGa的期望流速X小于87μmol/min。
第一对比例的颗粒材料包含Ta和N，其中，当将基底101保持在相对高的温度下时或者当降低基底101周围的压力时，可以通过蒸发去除Ta和N。此外，通过将基底101保持在使Ta和N的颗粒材料蒸发的温度，可以使颗粒材料在第二GaN层的生长过程中被蒸发，或者，在停止第二GaN层的生长之后，通过将基底101保持在使这些颗粒材料蒸发的压力下，可以使颗粒材料被蒸发。应当理解的是，通过蒸发去除颗粒材料被包括在本发明的范围内。
在Ta层中形成Ta2O5区域
在第一示例、第二示例、第三示例和第四示例中，Ta层103的厚度分别变为30nm、50nm和100nm。可以确定的是，即使以这种方式改变Ta层103的厚度时，通过蚀刻也在第一GaN层102中形成了孔隙102a。
图15示意性地示出了形成在Ta层103中的Ta2O5区域根据Ta层103的厚度而变化。图15中的(A)是示出了从5nm厚的Ta层103转变的Ta2O5膜的图，图15中的(B)是示出了从100nm厚的Ta层的表面转变的Ta2O5膜的图。在利用电子束(EB)沉积设备在第一GaN层102的表面上沉积Ta层103之后，Ta层被转移到MOCVD设备的同时暴露于空气。在转移Ta层103的过程中，Ta层103通过与氧的反应而转变为Ta2O5。结果，当如图15中的(A)所示将Ta层103沉积到5nm的厚度时，Ta层103全部转变为Ta2O5；当如图15中的(B)所示沉积100nm厚的Ta层103时，Ta层103的表面转变为Ta2O5。换言之，当Ta在室温下与空气接触时，形成Ta2O5。图15中的(A)示意性地示出了5nm厚的Ta层在GaN层上的横向生长的示例。此外，图16示出了10nm厚的Ta2O5膜在基底上的横向生长的示例。在这两个示例中，无需蚀刻Ta层下方的GaN层而进行了生长。换言之，当将其上具有5nm厚的Ta层的基底转移到MOCVD设备的同时暴露于空气时，在图15中的(A)中，在基底上形成了5nm厚的Ta2O5膜。Ta2O5膜是横向生长的非常好的掩模。另一方面，当如图15中的(B)所示沉积100nm厚的Ta层时，结果不同。当通过EB沉积来沉积Ta层时，原材料Ta置于空气中，因此在Ta层上形成薄的氧化物层。随着进一步沉积Ta，Ta最初转变为Ta2O5，但是到Ta2O5的转变逐渐地减慢而允许Ta的沉积。Ta2O5膜在GaN层上的厚度为5nm以下，并且Ta2O5膜包含由Ta组成的一部分。Ta2O5膜的上层由Ta组成。此外，随着其上具有Ta层的基底在被转移到MOCVD设备的同时暴露于空气，在Ta层上形成薄的Ta2O5膜。结果，Ta层的表面被包在薄的Ta2O5膜中。在该Ta层中，GaN层上的Ta2O5膜与Ta部分混合。在图15中的(B)中示意性示出了该结果。虽然GaN层中的N和Ta层中的Ta结合形成TaN，但是由于Ga与在气相沉积期间沉积的Ga相同，所以Ga仍用作原料。
在第一示例、第二示例、第三示例和第四示例中，通过Ta层103的氧化形成的Ta2O5区域相对于第一GaN层102横向生长，并且起到非常好的蚀刻掩模的作用。结果，在第二示例中，如图12所示，确定的是：Ta2O5区域不形成在30nm厚的Ta层103的相对端部处，孔隙102a的形成从第一GaN层102的位于Ta层103的相对端部下方的部分进行。在Ta层103形成为50nm的厚度的第三示例和Ta层103形成为100nm的厚度的第四示例中，由于Ta2O5区域形成在Ta层的表面上以相对于第一GaN层102起到蚀刻掩模的作用，所以与第二示例中一样地进行孔隙102a的形成。
因此，如在第一示例、第二示例、第三示例和第四示例中，Ta层103的厚度可以在20nm～100nm的范围内，以允许起到蚀刻掩模作用的Ta2O5区域的形成。此外，在图16的示出了形成在第一GaN层102上的5nm厚Ta掩模的示例的(A)中，孔隙102a不形成在Ta掩模的下方。此外，在图16的示出了仅形成Ta2O5掩模的示例的(B)中，确定的是，例如，可以在GaN层和InGaAlN层上形成Ta2O5掩模。因此，由于形成Ta2O5掩模与Ta层103的厚度无关，所以能够在Ta2O5掩模下方的第一GaN层102中进行孔隙102a的形成。
(第二示例性实施例)
接着，在第二示例性实施例中，将参照图11来描述形成在第一示例性实施例的半导体基底100上的发光二极管(LED)阵列。
图11是根据第二示例性实施例的LED阵列的剖视图。
参照图11，LED 200在半导体基底100上彼此分隔开。每个LED 200包括由第一化合物半导体层构成的下半导体层201、活性层202和由第二化合物半导体层构成的上半导体层203。上半导体层203和下半导体层201可以包括与第一GaN层102和第二GaN层104相同的族(class)。活性层202可以具有包括势垒层(barrier layer)的单量子阱结构或多量子阱结构，并且可以由根据期望的发光频率选择的材料和组分形成。例如，活性层202可以由氮化镓基化合物半导体形成。上半导体层203和下半导体层201可以是具有比活性层202的带隙大的带隙的氮化镓基化合物半导体。
在该实施例中，半导体基底100上的下半导体层201形成在第二GaN层104上。因此，通过利用半导体基底100制造LED 200能够降低制造成本。
另一方面，在第二GaN层104的形成过程中，Ta和N的反应副产物会进行沉淀，反而对形成在第二GaN层104上的下半导体层201、活性层202和上半导体层203的晶体质量产生负面影响。因此，期望的是，如上面对图1和第一对比例所描述的，在第二GaN层104形成的过程中或在形成第二GaN层104之后，通过蒸发去除副产物。
在下半导体层201的形成过程中，可通过蒸发去除反应副产物。例如，当通过MOCVD生长第一化合物半导体层时，如利用第二GaN层104的生长去除反应副产物的情况一样，可以通过调整下半导体层201的生长温度、生长压力、生长速度和Ga源的流量，通过蒸发来去除反应副产物。具体地讲，可以通过将作为下半导体层201的Ga源的TMGa的流量设定成低于87μmol/min，通过蒸发来去除反应副产物。
上半导体层203位于下半导体层201的一部分上方，并且活性层202置于上半导体层203和下半导体层201之间。此外，上电极层204可以形成在上半导体层203上。上电极层204可以是由例如氧化铟锡(ITO)、Ni/Au等形成的透明电极层。
此外，上电极焊盘205形成在上电极层204上，下电极焊盘207形成在下半导体层201的暴露区域上。
在以这种方式在单个半导体基底100上形成LED 200之后，通过切割LED 200之间的半导体基底100的一部分将多个LED 200划分为单个的LED200。在该实施例的每个LED中，上电极焊盘205和下电极焊盘207横向地布置，但是可以将LED制造成具有垂直布置的电极。换言之，可以通过利用半导体基底100的孔隙102a来分离蓝宝石基底101、通过RIE等使第一GaN层102的分离表面平坦化并且形成上电极焊盘205和下电极焊盘207来制造垂直型LED。
这样，通过利用半导体基底100制造LED 200能够降低LED阵列的制造成本。此外，当在第二GaN层104上形成LED 200时，通过形成化合物半导体使得第二GaN层104和下半导体层201具有互不相同的折射率，能够构造具有提高的发光效率和高亮度的LED阵列。此外，当利用半导体基底100形成激光二极管时，能够实现的改进之处在于：散热性能以及激光二极管的长的工作寿命，这是由于激光二极管形成在表现出比蓝宝石基底101好的导热率的GaN层上。
在第二示例性实施例中，LED 200形成在半导体基底100的第二GaN层上。可选择地，可利用蓝宝石基底101与之分离的GaN基底按照相同的方式来形成LED 200。
因此，半导体基底100用来制造诸如LED或激光二极管的半导体装置，从而有助于以低成本来制造高性能的半导体装置，而无需使用昂贵的GaN基底。
(第三示例性实施例)
接着，将参照图17来描述通过生长基底的分离来制造发光装置的方法。
图17是根据第三示例性实施例的制造发光装置的方法的流程图。
参照图17中的(A)，在作为第一基底的蓝宝石基底101上生长第一GaN层102，并且在第一GaN层102上以条纹的形状形成Ta层103，如参照图1中的(A)至(D)所描述的。然后，在第一GaN层102和Ta层103上形成第二GaN层104。这里，孔隙102a形成在第一GaN层102中。此外，在第二GaN层104的形成过程中，可以在Ta层103中形成孔103a。可以在形成第二GaN层104之前通过图案化来预先形成孔103a。
参照图17中的(B)，在第二GaN层104上顺序地形成第一导电化合物半导体层301、活性层302和第二导电化合物半导体层303。
第一导电化合物半导体层301、活性层302和第二导电化合物半导体层303可以是氮化镓基半导体，并且可以通过MOCVD形成。活性层302可以具有单量子阱结构或多量子阱结构，并且可以由根据期望的发光频率所选择的材料和组分形成。第一半导体层301和第二半导体层303可以由具有比活性层302的带隙大的带隙的材料形成。
然后，将第二基底400附于第二导电化合物半导体层303。第二基底400可以是具有良好的导热性的金属基底或者是诸如Si或SiC的硅基底。可以以各种方式(例如，结合金属)将第二基底400附于第二导电化合物半导体层303。
参照图17中的(C)，使蓝宝石基底101从第二GaN层104分离。可以通过利用化学溶液蚀刻第一GaN层102来使蓝宝石基底101从第二GaN层104分离。虽然将第一GaN层102示出为从蓝宝石基底101和第一GaN层102之间的界面完全去除，但是本发明不限于这种构造，而是可以从所述界面仅去除第一GaN层的一部分。由于化学溶液和蚀刻方法与图1中示出的第一示例性实施例的化学溶液和蚀刻方法相同，所以将在此省略对它们的描述。
可选择地，可以通过孔隙102a的生长来分离蓝宝石基底101。再次参照图17中的(C)，加热蓝宝石基底101以使孔隙102a生长。然后，邻近的孔隙102a彼此汇合，从而使蓝宝石基底101从第二GaN层104分离。可以将蓝宝石基底101加热到300℃以上，例如，在900℃～1100℃的范围内。
可以在将第二基底400附于第二导电化合物半导体层303的同时执行对蓝宝石基底101的加热。结果，可以容易地分离蓝宝石基底101，而无需使蓝宝石基底101分离的分离工艺。
此外，虽然邻近的孔隙102a被示出为彼此汇合而允许蓝宝石基底101从第二GaN层分离，但是在加热蓝宝石基底时邻近的孔隙102a可能彼此不汇合。在这种情况下，由于孔隙102a具有足够的尺寸，所以可以通过对蓝宝石基底施加力来容易地分离蓝宝石基底101。这里，期望的是，通过加热蓝宝石基底101来使孔隙102a生长，直到孔隙102a的下端接触蓝宝石基底101。
参照图17中的(D)，在使蓝宝石基底101从第二GaN层分离之后，通过RIE或抛光使分离表面平坦化。这里，可以通过抛光第二GaN层104以去除第二GaN层104来暴露第一导电化合物半导体层301。可选择地，如果第二GaN层104是第一导电化合物半导体层，则可以保留第二GaN层104。
参照图17中的(E)，在第二基底400上形成下电极焊盘401，并且在分离了蓝宝石基底的表面上形成上电极焊盘402。然后，将发光装置划分为单个的发光装置，从而完成垂直型发光装置的制造，如图17中的(E)所示。
这里，第一导电化合物半导体层可以是氮化镓基的n型化合物半导体，第二导电化合物半导体层可以是氮化镓基的p型化合物半导体。因此，能够通过光电化学蚀刻等在分离表面上(例如，在第一导电化合物半导体层301的表面上)形成粗糙的表面。
虽然在第三示例性实施例中描述了制造垂直型发光装置的方法，但是如在第二示例性实施例中所描述的一样，也可以在分离蓝宝石基底101之后在第二基底400上制造水平型发光装置。
这样，根据本发明的方法能够使诸如蓝宝石基底的生长基底容易地分离而无需在蓝宝石基底上生长氮化镓基化合物半导体之后使用激光束，从而使LED的制造成本能够降低。此外，根据本发明的方法不需要对蓝宝石基底进行抛光(该工艺是针对激光剥离工艺执行的)，从而蓝宝石基底可以被再次使用。
(第四示例性实施例)
接着，将参照图18和图19来描述使用用来制造发光装置的包括室的设备制造发光装置的方法。
图18是根据第四示例性实施例的制造发光装置的方法的流程图，图19是用来制造发光装置的设备的示意图。在图18中，(A)是形成第一GaN层和金属材料层的工艺的剖视图，(B)是形成第二GaN层和孔隙的工艺的剖视图，(C)是形成化合物半导体层的工艺的剖视图。
参照图18中的(A)，标号101指蓝宝石(Al2O3)基底。首先，在蓝宝石基底101上形成厚度为大约2μm的第一GaN层102。第一GaN层102的该厚度是作为示例来提供的。
接着，通过EB沉积和剥离在第一GaN层102上以条纹的形状形成厚度为大约50nm的Ta层(金属材料层)103，其中，条纹具有5μm的宽度且彼此分开5μm的距离。Ta层103的形状、厚度、宽度和距离是作为示例来提供的。
接着，在图18中的(B)中，将具有第一GaN层102和Ta层103的基底101放置在第一室10(见图19)中，然后通过MOCVD在第一GaN层102和Ta层103上形成第二GaN层104。图18中的(B)示出了第二GaN层104形成期间的第二GaN层104。在该实施例中，第一GaN层102中的N与Ta结合形成TaN，其作为外来物质并朝着具有更高密度的N的蒸气上升。TaN在900℃以上变得不稳定，并且在1000℃以上蒸发。随着TaN的蒸发，孔变深而形成孔隙102a。这里，虽然第一GaN层102中的N变为TaN，但是Ga留在第一GaN层102中。由于留在第一GaN层102中的Ga与在气相沉积期间沉积的Ga相同，所以留在第一GaN层102中的Ga用作原料。
第二GaN层可以大于或等于Ta层103的一半宽度。例如，第二GaN层可以具有小于1000μm的宽度，但不限于此。
在通过MOCVD形成第二GaN层104的同时，通过蚀刻去除第一GaN层102的位于Ta层103下方的部分，并且孔隙102a的形成区域基本延伸到蓝宝石基底101，如附图所示。另外，使基底的表面平坦化以使第一GaN层102的生长与第二GaN层104的生长一起进行，如图18所示。
如上所述，在第二GaN层104生长的同时，通过Ta与N之间的反应生成反应副产物。这种反应副产物可能会污染第一室10并且在第一室10中生长化合物半导体时劣化第一室10的晶体质量。因此，可以在与第一室10空间分开的第二室20中执行化合物半导体的生长。
换言之，在完成第二GaN层104的生长之后，将基底101从第一室10转移到第二室20(见图9)。通过连通通路30将第一室10连接到第二室20。可以在第一室10和连通通路30之间设置开闭器13，以防止污染物从第一室10移动到第二室20，还可以出于相同的目的在第二室20和连通通路30之间设置开闭器23。虽然该设备被示出为包括各个室10、20与连通通路30之间的开闭器，但是该设备可以在连通通路中包括单个开闭器。
此外，每个室设置有支撑基底101的基座11或21，并且包括用来加热基底101的加热器(未示出)。虽然在图19中未示出，但是室10、20中的每个连接到用于供应源气体和载气的源线，并且连接到用于真空排放的排放线。
由于第一室10通过连通通路30连接到第二室20，所以可以在将基底101从第一室10转移到第二室20的同时保持真空。
然后，参照图18中的(C)，在第二室20中在第二GaN层104上形成第一导电化合物半导体层201、活性层202和第二导电化合物半导体层203。
化合物半导体层201、202和203可以与第二GaN层104一样通过MOCVD形成，并且可以包括氮化镓基化合物半导体。
由于在与第一室分开的第二室20中形成化合物半导体，所以能够防止化合物半导体的晶体质量由于在孔隙102a的形成期间生成的反应副产物而降低。此外，由于可以在将基底101从第一室10转移到第二室20的同时保持真空，所以能够通过原位工艺生长第二GaN层104以及化合物半导体层201、202和203。
此外，在第四示例性实施例中，由于在基底101上的第一GaN层102中形成了孔隙102a，所以利用孔隙102a可以容易地实现基底101的分离。
对于第四示例性实施例的利用化合物半导体层制造的发光装置，可以制造根据第二示例性实施例的LED或根据第三示例性实施例的LED，将在此省略对它们的详细描述以防止对第二示例性实施例和第三示例性实施例的重复描述。
在第四示例性实施例中，第一室和第二室彼此分开，从而防止了由于孔隙102a的形成过程中产生的反应副产物对化合物半导体层的晶体质量的劣化。
在第一、第二、第三和第四示例性实施例中，Ta层形成为金属材料层。然而，金属材料层可以由Ta、Pt、Ni、Cr、它们的任意合金或者金属和半导体的任意合金形成。此外，也可以使用任何能够用来蚀刻第一GaN层的金属材料。

Claims (20)

1.一种制造半导体基底的方法，所述方法包括：
在基底上形成第一半导体层；
在第一半导体层上以预定图案形成金属材料层；
在第一半导体层和金属材料层上形成第二半导体层，同时在第一半导体层的位于金属材料层下方的部分中形成孔隙；
在形成第二半导体层之后通过加热基底使第一半导体层中的孔隙生长。
2.如权利要求1所述的方法，其中，金属材料层包括位于第一半导体层上的彼此分隔开恒定距离并且具有恒定宽度的多个条纹状部分，第二半导体层覆盖金属材料层。
3.如权利要求1所述的方法，其中，金属材料层包括氧化物层，氧化物层形成用于第一半导体层的掩模。
4.如权利要求3所述的方法，其中，金属材料层以使多个孔通过金属材料层连接到第一半导体层和第二半导体层的厚度形成。
5.如权利要求1所述的方法，其中，金属材料层由具有比形成第二半导体层的加热温度高的熔点的金属材料形成。
6.如权利要求1所述的方法，其中，金属材料层包括形成用于第一半导体层的掩模的氧化物层，并且形成穿过金属材料层的多个孔，其中，第一半导体层和第二半导体层通过金属材料层结合，
其中，利用金属有机化学气相沉积技术形成第二半导体层，
其中，形成在金属材料层的一部分的下方的第一半导体层与金属材料层和氧反应，并且第一半导体层通过所述多个孔蒸发而形成孔隙。
7.如权利要求1所述的方法，其中，金属材料层为钽层并且具有在5nm至100nm的范围内的厚度，钽层的表面在形成在第一半导体层上之后被钽氧化物覆盖。
8.如权利要求1所述的方法，其中，基底为蓝宝石基底或硅基底。
9.如权利要求1所述的方法，其中，将基底加热到900℃～1100℃的范围内的温度。
10.如权利要求1所述的方法，其中，金属材料层由选自于Ta、Ni、Cr、Pt、Mo及它们的合金中的一种形成。
11.一种制造发光装置的方法，所述方法包括：
在第一基底上形成第一半导体层；
在第一半导体层上以预定图案形成金属材料层；
在第一半导体层和金属材料层上形成第二半导体层，同时在第一半导体层的位于金属材料层下方的部分中形成孔隙；
在第二半导体层上形成第一化合物半导体层；
在第一化合物半导体层上形成活性层；
在活性层上形成第二化合物半导体层；
将第二基底附于第二化合物半导体层；
在附着第二基底之后通过加热第一基底使第一半导体层中的孔隙生长。
12.如权利要求11所述的方法，其中，金属材料层包括位于第一半导体层上的彼此分隔开恒定距离并且具有恒定宽度的多个条纹状部分，第二半导体层覆盖金属材料层。
13.如权利要求11所述的方法，其中，金属材料层包括氧化物层，氧化物层形成用于第一半导体层的掩模。
14.如权利要求13所述的方法，其中，金属材料层以使多个孔通过金属材料层连接到第一半导体层和第二半导体层的厚度形成。
15.如权利要求11所述的方法，其中，金属材料层由具有比形成第二半导体层的加热温度高的熔点的金属材料形成。
16.如权利要求11所述的方法，其中，金属材料层包括形成用于第一半导体层的掩模的氧化物层，并且形成穿过金属材料层的多个孔，其中，第一半导体层和第二半导体层通过金属材料层结合，
其中，利用金属有机化学气相沉积技术形成第二半导体层，
其中，形成在金属材料层的一部分的下方的第一半导体层与金属材料层和氧反应，并且第一半导体层通过所述多个孔蒸发而形成孔隙。
17.如权利要求11所述的方法，其中，金属材料层为钽层并且具有在5nm至100nm的范围内的厚度，钽层的表面在形成在第一半导体层上之后被钽氧化物覆盖。
18.如权利要求11所述的方法，其中，第一基底为蓝宝石基底或硅基底。
19.如权利要求11所述的方法，其中，将第一基底加热到900℃～1100℃的范围内的温度。
20.如权利要求11所述的方法，其中，在将第二基底附于第二化合物半导体层的同时加热第一基底。
CN201510089036.6A 2009-08-26 2010-07-22 制造半导体基底的方法和制造发光装置的方法 Expired - Fee Related CN104716023B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR10-2009-0079436 2009-08-26
KR1020090079429A KR101106136B1 (ko) 2009-08-26 2009-08-26 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR10-2009-0079434 2009-08-26
KR1020090079431A KR101106149B1 (ko) 2009-08-26 2009-08-26 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR10-2009-0079429 2009-08-26
KR10-2009-0079431 2009-08-26
KR1020090079436A KR101229832B1 (ko) 2009-08-26 2009-08-26 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR1020090079434A KR101106150B1 (ko) 2009-08-26 2009-08-26 발광 소자 제조 방법
CN201080038363.4A CN102640307B (zh) 2009-08-26 2010-07-22 制造半导体基底的方法和制造发光装置的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080038363.4A Division CN102640307B (zh) 2009-08-26 2010-07-22 制造半导体基底的方法和制造发光装置的方法

Publications (2)

Publication Number Publication Date
CN104716023A CN104716023A (zh) 2015-06-17
CN104716023B true CN104716023B (zh) 2017-08-29

Family

ID=43625506

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201510088799.9A Expired - Fee Related CN104658890B (zh) 2009-08-26 2010-07-22 制造半导体基底的方法和制造发光装置的方法
CN201510088718.5A Expired - Fee Related CN104795314B (zh) 2009-08-26 2010-07-22 制造发光装置的方法
CN201510089036.6A Expired - Fee Related CN104716023B (zh) 2009-08-26 2010-07-22 制造半导体基底的方法和制造发光装置的方法
CN201510088677.XA Expired - Fee Related CN104795313B (zh) 2009-08-26 2010-07-22 制造半导体基底的方法和制造发光装置的方法
CN201080038363.4A Expired - Fee Related CN102640307B (zh) 2009-08-26 2010-07-22 制造半导体基底的方法和制造发光装置的方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201510088799.9A Expired - Fee Related CN104658890B (zh) 2009-08-26 2010-07-22 制造半导体基底的方法和制造发光装置的方法
CN201510088718.5A Expired - Fee Related CN104795314B (zh) 2009-08-26 2010-07-22 制造发光装置的方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201510088677.XA Expired - Fee Related CN104795313B (zh) 2009-08-26 2010-07-22 制造半导体基底的方法和制造发光装置的方法
CN201080038363.4A Expired - Fee Related CN102640307B (zh) 2009-08-26 2010-07-22 制造半导体基底的方法和制造发光装置的方法

Country Status (5)

Country Link
US (4) US8026119B2 (zh)
EP (1) EP2472604B1 (zh)
JP (1) JP5847083B2 (zh)
CN (5) CN104658890B (zh)
WO (1) WO2011025149A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143778A1 (ko) * 2009-06-10 2010-12-16 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
WO2011025149A2 (ko) 2009-08-26 2011-03-03 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
US8546165B2 (en) 2010-11-02 2013-10-01 Tsmc Solid State Lighting Ltd. Forming light-emitting diodes using seed particles
KR20120092325A (ko) * 2011-02-11 2012-08-21 서울옵토디바이스주식회사 광 결정 구조를 갖는 발광 다이오드 및 그것을 제조하는 방법
TWI446583B (zh) * 2011-06-29 2014-07-21 Univ Nat Chiao Tung 半導體製程方法
WO2013160325A1 (en) * 2012-04-24 2013-10-31 Pozina Galia Method for producing a group-iii nitride wafer
JP6234787B2 (ja) * 2012-11-21 2017-11-22 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 基板再生方法及び再生基板
KR20160010419A (ko) * 2013-03-14 2016-01-27 킹 압둘라 유니버시티 오브 사이언스 앤드 테크놀로지 무결점 단결정 박막 층
KR20150086689A (ko) * 2014-01-20 2015-07-29 삼성전자주식회사 반도체 발광소자
CN105097441A (zh) * 2014-05-23 2015-11-25 比亚迪股份有限公司 半导体层表面粗化方法及具有表面粗化的led结构形成方法
WO2024039867A1 (en) * 2022-08-19 2024-02-22 Lumileds Llc Twisting method of post laser lift-off sapphire removal
KR102638391B1 (ko) * 2023-05-30 2024-02-20 삼화페인트공업주식회사 다이알칸설포닐 아이소소바이드 화합물의 제조 방법, 리튬이차전지용 전해액 첨가제, 리튬이차전지용 전해액 및 리튬이차전지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378237A (zh) * 2001-03-27 2002-11-06 日本电气株式会社 Ⅲ族氮化物制造的半导体衬底及其制造工艺
CN1383185A (zh) * 2002-05-31 2002-12-04 南京大学 激光剥离制备自支撑氮化镓衬底的方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959307A (en) * 1995-11-06 1999-09-28 Nichia Chemical Industries Ltd. Nitride semiconductor device
US6024884A (en) 1998-03-12 2000-02-15 Storage Technology Corporation Method for creating microstructures
US6294475B1 (en) 1998-06-23 2001-09-25 Trustees Of Boston University Crystallographic wet chemical etching of III-nitride material
KR100677683B1 (ko) 1999-03-17 2007-02-05 미츠비시 덴센 고교 가부시키가이샤 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법
EP1104031B1 (en) 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP3556916B2 (ja) 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
CN1163977C (zh) * 2000-10-26 2004-08-25 方大集团股份有限公司 氮化镓基蓝光发光二极管芯片的制造方法
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2004026624A (ja) 2001-09-10 2004-01-29 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
EP1291904A3 (en) * 2001-09-10 2009-10-07 FUJIFILM Corporation GaN substrate formed over GaN layer having discretely formed minute holes produced by selective growth
US7358522B2 (en) * 2001-11-05 2008-04-15 Nichia Corporation Semiconductor device
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
DE60326572D1 (de) 2002-05-15 2009-04-23 Panasonic Corp Lichtemittierendes halbleiterelement und zugehöriges produktionsverfahren
JP4088111B2 (ja) * 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
KR100513316B1 (ko) * 2003-01-21 2005-09-09 삼성전기주식회사 고효율 반도체 소자 제조방법
JP4151421B2 (ja) 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP3821232B2 (ja) 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2005057220A (ja) * 2003-08-07 2005-03-03 Sony Corp 半導体光素子及びその製造方法
JP4427993B2 (ja) * 2003-08-12 2010-03-10 ソニー株式会社 半導体発光素子の製造方法
JP2005101475A (ja) 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2005085851A (ja) * 2003-09-05 2005-03-31 Hitachi Cable Ltd 窒化物系化合物半導体発光素子の製造方法
KR100744933B1 (ko) 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
JP2005232559A (ja) 2004-02-23 2005-09-02 Meltex Inc チタン剥離液
JP4581490B2 (ja) 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
US7560294B2 (en) 2004-06-07 2009-07-14 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
JP4720125B2 (ja) 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
KR100682879B1 (ko) * 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US20060151801A1 (en) 2005-01-11 2006-07-13 Doan Trung T Light emitting diode with thermo-electric cooler
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
CN100547734C (zh) * 2005-05-19 2009-10-07 住友化学株式会社 半导体多层衬底、半导体自立衬底及其制备方法以及半导体器件
US20100015739A1 (en) 2005-06-25 2010-01-21 Epiplus Co., Ltd. Semiconductor light emitting device having improved luminance and manufacturing method thereof
KR101132910B1 (ko) 2005-07-05 2012-04-04 엘지이노텍 주식회사 발광 다이오드 제조방법
KR20070009854A (ko) 2005-07-14 2007-01-19 에피밸리 주식회사 화합물 반도체 발광소자
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
JP4862442B2 (ja) * 2006-03-15 2012-01-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
KR100794121B1 (ko) 2006-04-10 2008-01-10 광주과학기술원 발광 다이오드
US7470599B2 (en) * 2006-04-14 2008-12-30 Applied Materials, Inc. Dual-side epitaxy processes for production of nitride semiconductor structures
JP5307975B2 (ja) * 2006-04-21 2013-10-02 日立電線株式会社 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
US7364991B2 (en) * 2006-04-27 2008-04-29 Applied Materials, Inc. Buffer-layer treatment of MOCVD-grown nitride structures
WO2008091910A2 (en) 2007-01-22 2008-07-31 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers
JP4191227B2 (ja) * 2007-02-21 2008-12-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR101338698B1 (ko) * 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
JP2008285401A (ja) * 2007-04-19 2008-11-27 Tokuyama Corp Ｉｉｉ族窒化物単結晶基板の製造方法、および該基板を積層した積層基板
FR2920589B1 (fr) * 2007-09-04 2010-12-03 Soitec Silicon On Insulator "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"
KR101459754B1 (ko) * 2007-09-06 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP4892445B2 (ja) * 2007-10-01 2012-03-07 昭和電工株式会社 半導体発光素子および半導体発光素子の製造方法
TWI368293B (en) 2007-11-21 2012-07-11 Nanya Technology Corp Method for fabricating a deep trench in a substrate
US20100320506A1 (en) * 2007-11-27 2010-12-23 Nanocrystal Corporation Ultra-Low Dislocation Density Group III - Nitride Semiconductor Substrates Grown Via Nano- Or Micro-Particle Film
JP4886711B2 (ja) * 2008-02-04 2012-02-29 日本碍子株式会社 Ｉｉｉ族窒化物単結晶の製造方法
TWI407491B (zh) 2008-05-09 2013-09-01 Advanced Optoelectronic Tech 分離半導體及其基板之方法
TWI377685B (en) * 2008-12-08 2012-11-21 Pvnext Corp Photovoltaic cell structure and manufacturing method thereof
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
WO2010143778A1 (ko) * 2009-06-10 2010-12-16 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
WO2011025149A2 (ko) 2009-08-26 2011-03-03 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378237A (zh) * 2001-03-27 2002-11-06 日本电气株式会社 Ⅲ族氮化物制造的半导体衬底及其制造工艺
CN1383185A (zh) * 2002-05-31 2002-12-04 南京大学 激光剥离制备自支撑氮化镓衬底的方法

Also Published As

Publication number Publication date
WO2011025149A2 (ko) 2011-03-03
JP5847083B2 (ja) 2016-01-20
CN104795314B (zh) 2018-02-09
CN104795313A (zh) 2015-07-22
CN104795314A (zh) 2015-07-22
CN102640307A (zh) 2012-08-15
WO2011025149A3 (ko) 2011-04-21
EP2472604A2 (en) 2012-07-04
US8329488B2 (en) 2012-12-11
CN104716023A (zh) 2015-06-17
US8609449B2 (en) 2013-12-17
JP2013503472A (ja) 2013-01-31
US20120021546A1 (en) 2012-01-26
US20120202306A1 (en) 2012-08-09
CN104658890A (zh) 2015-05-27
US20130109121A1 (en) 2013-05-02
CN102640307B (zh) 2015-04-01
CN104795313B (zh) 2017-12-08
CN104658890B (zh) 2018-01-05
EP2472604A4 (en) 2013-11-13
US8183075B2 (en) 2012-05-22
US8026119B2 (en) 2011-09-27
EP2472604B1 (en) 2020-09-09
US20110053303A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
CN104716023B (zh) 制造半导体基底的方法和制造发光装置的方法
US8294183B2 (en) Semiconductor substrate, method of fabricating the same, semiconductor device, and method of fabricating the same
CN102804414B (zh) 半导体基底、半导体装置及其制造方法
CN102754225B (zh) 半导体基底、半导体装置及其制造方法
KR101229832B1 (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR20100132910A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
JP2002289538A (ja) 半導体素子の製造方法及び半導体素子
JP5570838B2 (ja) 半導体基板、その製造方法、半導体デバイス及びその製造方法
KR101106149B1 (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR101593213B1 (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
JP2002164292A (ja) 化合物半導体基板およびその製造方法
TW201039380A (en) Compound semiconductor epitaxial growth method for avoiding polishing of substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170829

CF01 Termination of patent right due to non-payment of annual fee