Nothing Special   »   [go: up one dir, main page]

RISC-V

standard aperto di un insieme di istruzioni per CPU

Il RISC-V (pronunciato: «risc-five»[1]) è uno standard aperto di insieme di istruzioni (ISA, dall'inglese instruction set architecture) basato sul principio reduced instruction set computer (RISC). A differenza di molti altri ISA, il RISC-V è pubblicato sotto licenza open source, pertanto non richiede l'acquisto di una licenza per essere utilizzato. Molte aziende offrono o hanno annunciato hardware basato su questo standard, alcuni sistemi operativi open source sono disponibili e l'insieme d'istruzioni è supportato da diversi toolchain.

Logo dell'azienda produttrice

Il progetto è iniziato nel 2010 all'Università della California - Berkeley, ma molti contributori sono volontari non affiliati all'istituto.[2] A differenza di altri design accademici, generalmente ottimizzati per la pura semplicità d'esposizione, i progettisti di questo standard hanno permesso che possa essere utilizzato per computer pratici.

A giugno 2019, le versioni 2.2 dello user-space dell'ISA[3] e 1.1 dell'ISA privilegiato[4] sono congelate, permettendo il proseguimento dello sviluppo di hardware e software. È disponibile la bozza della specifica di debug, alla versione 0.3.[4]

Fondamenti logici

modifica
 
Prototipo di un processore RISC-V, gennaio 2013

La progettazione della CPU richiede competenza in diversi ambiti: logica digitale elettronica, compilatori e sistemi operativi. Per coprire i costi di un team di questo tipo, i fornitori commerciali, come ARM Holdings e MIPS Technologies, richiedono il pagamento di royalties per l'utilizzo dei loro progetti, brevetti e copyright.[5][6][7] Spesso richiedono anche di firmare accordi di non divulgazione prima di pubblicare documenti che descrivono dettagliatamente i vantaggi dei loro progetti. In molti casi non vengono mai descritte le ragioni dietro le scelte di progettazione. Per contro, RISC-V è completamente free e non prevede alcun pagamento di royalties.

Il concetto di RISC risale al 1980.[8] Prima di allora si sapeva che computer più semplici avrebbero potuto essere efficaci, ed era da sempre argomento di interesse accademico, ma i principi della loro progettazione non erano descritti in dettaglio. Gli studiosi idearono l'insieme di istruzioni RISC DLX per la prima edizione di Computer Architecture: A Quantitative Approach nel 1990.

La storia completa del RISC-V è stata pubblicata sul sito di RISC-V International.[9]

Riconoscimenti

modifica
  • 2017: The Linley Group's Analyst's Choice Award for Best Technology (per l'insieme di istruzioni)[10]
  1. ^ Waterman e Asanović, p. 1.
  2. ^ (EN) Contributors, su RISC-V International. URL consultato il 13 aprile 2020 (archiviato dall'url originale il 13 giugno 2018).
  3. ^ Waterman e Asanović.
  4. ^ a b (EN) Privileged ISA Specifications, su RISC-V International. URL consultato il 13 aprile 2020 (archiviato dall'url originale il 26 agosto 2018).
  5. ^ (EN) Charlie Demerjian, A long look at how ARM licenses chips, su SemiAccurate, 7 agosto 2013. URL consultato il 13 aprile 2020.
  6. ^ (EN) Charlie Demerjian, How ARM licenses it’s IP for production, su SemiAccurate, 8 agosto 2013. URL consultato il 13 aprile 2020.
  7. ^ (EN) Gareth Halfacree, Wave Computing Closes Its MIPS Open Initiative with Immediate Effect, Zero Warning, su Hackster.io, 15 novembre 2019. URL consultato il 13 aprile 2020.
  8. ^ Patterson e Ditzel 1980.
  9. ^ (EN) RISC-V History, su RISC-V International. URL consultato il 13 aprile 2020.
  10. ^ (EN) The Linley Group Announces Winners of Annual Analysts' Choice Awards, su The Linley Group, 12 gennaio 2017. URL consultato il 13 aprile 2020.

Bibliografia

modifica

Altri progetti

modifica

Collegamenti esterni

modifica