Résumé
Les gains de productivité en conception de circuits ont considérablement crû ces 20 dernières années en franchissant différents niveaux d’abstraction : des polygones (dessin de masques) aux transistors, puis aux portes, et ensuite aux registres (niveau des transferts entre registres,rtl). Pour chaque niveau d’abstraction, le gain de productivité est d’un ordre de grandeur supérieur à celui du niveau précédent. La synthèse d’architecture permet de franchir un nouveau palier d’abstraction et d’améliorer la conception de systèmes de télécommunication. Les spécificités et possibilités des outils de synthèse d’architecture sont présentés et évalués sur un exemple d’algorithme non trivial : l’algorithme Aller-Retour ou du maximuma posteriori (Map) utilisé dans les turbo décodeurs. L’algorithmeMap a été dans un premier temps décomposé en niveaux hiérarchiques. Afin de maîtriser la complexité admissible par l’outil Monet, la synthèse d’architecture a été restreinte aux niveaux hiérarchiques intermédiaires. Les résultats des différentes synthèses réalisées sont présentés et analysés. Cette étude permet de déterminer les limites et imperfections des outils de synthèse d’architecture.
Abstract
The productivity in circuit design have significantly increased during past 20 years, thanks to spanning over several levels of abstraction: from polygons (masks description), to transistors, to logic gates and then tortl description. For each abstraction level, the productivity increases by one order of magnitude with respect to the previous level. High-level synthesis makes it possible to rise to a new level of abstraction and to improve the design of telecommunication systems. The capabilities of the high-level synthesis tools are presented and evaluated through an example of a non trivial algorithm: the Forward-Backward (Map) algorithm used in turbo decoders. First, theMap algorithm is divided into hierarchical levels. In order to control the allowed complexity for the high-level tool Monet, the high-level synthesis is carried out on intermediate levels. The results of the several synthesis experiments are presented and analyzed. This study enables us to determine the limits and imperfections of the currently available high-level synthesis tools.
Bibliographie
Semiconductor Industry Association, “The National Technology Roadmap For Semiconductors”, Édition 2001.
Berrou (C.),Glavieux (A.),Thitimajshima (P.), Near Shannon Limit Error-Correcting Coding and Decoding: Turbo Codes,Proc.icc’93, Geneva, Switzerland, May 23–26, 1993, pp. 1064–1070.
Chang (R. W.),Hancock (J. C.) On Receiver Structures for Channels Having Memory,ieeeTransactions on Information Theory, IT-12, no 4, pp. 463–468, October 1966.
Bahl (L. R.),Cocke (J.),Jelinek (F.),Raviv (J.), Optimal Decoding of Linear Codes for Minimizing Symbol Error Rate,ieeeTransactions on Information Theory, pp.284–287, March 1974.
Dingninou (A.),Rafaoui (F.),Berrou (C.), Organisation de la mémoire dans un turbo décodeur utilisant l’algorithmeSub-map,Proceedings ofgretsi, pages 71–74, Sept. 1999, France.
Boutillon (E.),Demassieux (N.), A generalized precompiling scheme for surviving path memory management in Viterbi decoders,Iscas’93, New-Orleans, May 1993,3, pp. 1579–82.
Savaton (G.),Coussy (P.),Casseau (E.),Martin (E.), A Methodology for Behavioral Virtual Component Specification Targeting SoC Design with High-Level Synthesis Tools,Fdl2001, Forum on Design Languages, Lyon, France, Septembre 2001.
Lester, Gaut. http://lester.univ-ubs.fr:8080/tools/tool.htm
Author information
Authors and Affiliations
Rights and permissions
About this article
Cite this article
Gnaedig, D., Boutillon, E., Martin, É. et al. Synthèse d’architecture pour la réalisation comportementale de l’algorithme MAP pour Turbo Décodeur. Ann. Télécommun. 59, 325–348 (2004). https://doi.org/10.1007/BF03179701
Received:
Accepted:
Issue Date:
DOI: https://doi.org/10.1007/BF03179701
Mots clés
- Code correcteur erreur
- Décodage
- Turbocode
- Probabilitéa posteriori
- Code convolutif
- Synthèse système
- Architecture système
- Conception assistée