SPARC
SPARC | |
| 디자이너 | Sun Microsystems (Oracle [1][2]Corporation에 인수) |
|---|---|
| 비트 | 64비트(32→64) |
| 소개했다 | 전 (생산) 전 (연방) (연방) |
| 버전 | V9 (1993) / OSA 2017 |
| 설계. | RISC |
| 유형 | [Register] : [Register |
| 부호화 | 고정된. |
| 분기 | 조건코드 |
| 엔디안니스 | Bi(큰 → Bi) |
| 페이지 크기 | 8 KB (4 KB →8 KB) |
| 내선번호 | VIS 1.0, 2.0, 3.0, 4.0 |
| 열다. | 네, 로열티 무료입니다. |
| 레지스터 | |
| 범용 | 31(G0 = 0, 비글로벌 레지스터는 레지스터 창을 사용) |
| 부동 소수점 | 32(싱글 소켓 32개, 더블 소켓 32개 또는 쿼드 소켓 16개로 사용 가능) |
SPARC(Scalable Processor Architecture)는 원래 Sun [1][2]Microsystems가 개발한 RISC(Reduced Instruction Set Computer) 명령 집합 아키텍처입니다.그 설계는 1980년대 초에 개발된 실험적인 버클리 RISC 시스템의 영향을 강하게 받았다.1986년에 처음 개발되어 1987년에 [3][2]출시된 SPARC는 가장 성공적인 초기 상용 RISC 시스템 중 하나였으며, 그 성공으로 1980년대와 1990년대에 걸쳐 많은 벤더의 유사한 RISC 설계가 도입되었습니다.
최초의 32비트 아키텍처(SPARC V7)는 Motorola 68000 시리즈 프로세서를 기반으로 한 이전의 Sun-3 시스템을 대체하여 Sun의 Sun-4 컴퓨터 워크스테이션 및 서버 시스템에서 사용되었습니다.SPARC V8은 1992년에 출시된 SuperSPARC 시리즈 프로세서의 일부였던 많은 개선 사항을 추가했습니다.1993년에 출시된 SPARC V9은 64비트 아키텍처를 도입했으며 1995년에 Sun의 UltraSPARC 프로세서로 처음 출시되었습니다.이후 SPARC 프로세서는 Sun, Solbourne 및 Fujitsu가 생산하는 Symmetric Multiprocessing(SMP; 대칭 멀티프로세서) 및 Non-Uniform Memory Access(CC-NUMA; 비균일 메모리액세스) 서버에 사용되었습니다.
1989년 SPARC International Trade Group에 디자인이 넘어갔고, 그 이후 SPARC International Trade Group의 구성원에 의해 아키텍처가 개발되었습니다.SPARC International은 SPARC 아키텍처의 라이선스 및 프로모션, SPARC 상표(SPARC 소유 포함) 관리 및 적합성 테스트도 담당하고 있습니다.SPARC International은 SPARC 아키텍처를 확장하여 더 큰 생태계를 구축하는 것을 의도하고 있습니다.SPARC는 Atmel, Biolar Integrated Technology, Cypress Semiconductor, Fujitsu, Matsushita 및 Texas Instruments 등 여러 제조업체에 라이선스되었습니다.SPARC International 덕분에 SPARC는 완전 오픈, 비특허, 로열티 무료입니다.
2017년 9월 현재 최신 상용 SPARC 프로세서는 후지쯔의 SPARC64 XII(2017년 SPARC M12 서버용)와 오라클의 SPARC M8(2017년 9월)입니다.
2017년 9월 1일 금요일, 2016년 11월 Oracle Labs에서 시작된 정리해고 이후 Oracle은 M8을 완료하고 SPARC 설계를 종료했습니다.텍사스 오스틴의 프로세서 코어 개발 그룹의 상당수는 캘리포니아 주 산타 클라라와 매사추세츠 [4][5]주 벌링턴의 팀도 해고되었습니다.
Fujitsu는 2020-22년에 후지쯔의 구형 SPARC M12 서버를 "확장"한 두 가지 버전(2021년 예정)에 이어 2026-27년에 판매 종료, 2029년에 UNIX 서버의 판매 종료, 그리고 1년 후인 2034년에 메인프레임의 지원을 중단합니다.고객의 현대화를 실현합니다.[6]
특징들
SPARC 아키텍처는 캘리포니아 대학, 버클리 대학 및 IBM 801의 RISC I 및 II를 포함한 초기 RISC 설계의 영향을 많이 받았습니다.이러한 원래의 RISC 설계는 가능한 한 적은 기능이나 op-code를 포함하여 클럭 사이클당 거의1개의 명령의 속도로 명령을 실행하는 것을 목적으로 하는 미니멀리즘이었습니다.이것에 의해, 멀티플이나 분할등의 명령어가 없는 것을 포함해, 많은 점에서 MIPS 아키텍처와 비슷해졌습니다.이 초기 RISC 이동에 의해 영향을 받은SPARC의 다른 기능은 브랜치 지연 슬롯입니다.
SPARC 프로세서에는 보통 160개의 범용 레지스터가 포함되어 있습니다."Oracle SPARC Architecture 2015" 사양에 따르면 "실장"에는 72~640개의 범용 64비트 [7]레지스터가 포함될 수 있습니다.어느 시점에서도 32개만 소프트웨어에서 즉시 볼 수 있습니다.이 중 8개는 글로벌 레지스터 세트(g0 중 하나는 0으로 유선 접속되어 있기 때문에 7개만 레지스터로 사용할 수 있습니다)이며, 나머지 24개는 레지스터 스택에서 가져온 것입니다.이 24개의 레지스터는 레지스터 창이라고 불리는 것을 형성하고 함수 호출/반환 시 이 창은 레지스터 스택 위아래로 이동합니다.각 창에는 8개의 로컬 레지스터가 있으며 인접한 각 창과 8개의 레지스터를 공유합니다.공유 레지스터는 함수 파라미터를 전달하고 값을 반환하는 데 사용되며 로컬 레지스터는 함수 호출 간에 로컬 값을 유지하는 데 사용됩니다.
SPARC의 "Scalable"은 SPARC 사양에 따라 임베디드 프로세서에서 대규모 서버 프로세서까지 구현을 확장할 수 있으며, 모두 동일한 코어(비특권) 명령 세트를 공유할 수 있기 때문입니다.확장 가능한 아키텍처 파라미터 중 하나는 구현된 레지스터 윈도우의 개수입니다.이 사양에서는 구현 가능한 창을 3개에서 32개까지 모두 구현하여 콜스택 효율을 최대화하거나 설계의 비용과 복잡성을 줄이기 위해 3개만 구현할 수 있습니다.그들 사이에 어떤 숫자가 있다.유사한 레지스터 파일 기능을 갖춘 기타 아키텍처로는 인텔 i960, IA-64, AMD 29000 등이 있습니다.
아키텍처는 몇 가지 수정을 거쳤습니다.버전 [8][9]8에서 하드웨어 멀티플라이 및 분할 기능을 취득했습니다.[10]64비트(주소 지정 및 데이터)는 1994년에 발표된 버전9 SPARC 사양에 추가되었습니다.
SPARC 버전8에서는 부동소수점 레지스터 파일에는 16개의 배정도 레지스터가 있습니다.각각 2개의 단정도 레지스터로 사용할 수 있으며, 총 32개의 단정도 레지스터를 제공합니다.2배정밀 레지스터의 홀수쌍을 4정밀 레지스터로 사용할 수 있으므로 8개의 4정밀 레지스터를 사용할 수 있다.SPARC Version 9는 16개의 2정밀 레지스터를 추가했지만(8개의 4정밀 레지스터로도 액세스 가능) 이러한 추가 레지스터는 단정밀 레지스터로 액세스할 수 없습니다.SPARC CPU는 2004년 [11]현재 하드웨어에 4정밀 연산을 실장하고 있지 않습니다.
태그 부착 덧셈 및 뺄셈 명령은 두 오퍼랜드의 하위 2비트가 0인지 확인하고 값이 0이 아닌 경우 오버플로우를 보고하는 값에 대해 덧셈 및 뺄셈을 수행합니다.이는 태그가 달린 정수 형식을 사용할 수 있는 ML, Lisp 및 유사한 언어의 실행 시간 구현에 유용합니다.
32비트 SPARC V8 아키텍처의 엔디안은 순전히 빅 엔디안입니다.64비트 SPARC V9 아키텍처는 빅 엔디언 명령을 사용하지만 애플리케이션 명령 수준(로드 스토어) 또는 메모리 페이지 수준(MMU 설정을 통해)에서 선택한 빅 엔디언 또는 리틀 엔디언 바이트 순서로 데이터에 액세스할 수 있습니다.후자는 PCI 버스 등 본질적으로 리틀 엔디안 디바이스에서 데이터에 액세스하는 데 자주 사용됩니다.
역사
아키텍처에는 세 가지 주요 수정 사항이 있습니다.처음 공개된 버전은 1986년 32비트 SPARC 버전 7(V7)이었습니다.확장 SPARC 아키텍처 정의인 SPARC 버전 8(V8)은 1990년에 출시되었습니다.V7과 V8의 주요 차이점은 정수 곱셈 및 나누기 명령의 추가와 80비트 "확장 정밀도" 부동 소수점 산술에서 128비트 "4중 정밀도" 산술로 업그레이드한 것입니다.SPARC V8은 32비트 마이크로프로세서 아키텍처의 IEEE 표준인 IEEE 표준 1754-1994의 기초가 되었습니다.
SPARC Version 9는 64비트 SPARC 아키텍처로 1993년에 SPARC International에 의해 출시되었습니다.Amdahl Corporation, Fujitsu, ICL, LSI Logic, Matsushita, Philips, Ross Technology, Sun Microsystems 및 Texas Instruments로 구성된 SPARC Architecture Committee에 의해 개발되었습니다.새로운 사양은 SPARC V9 레벨1 사양에 준거하고 있습니다.
2002년에 후지쯔와 Sun에 의해 SPARC 공동 프로그래밍 사양 1(JPS1)이 발표되어 양사의 CPU에 동일하게 실장된 프로세서 기능(「공통성」)이 설명되고 있습니다.JPS1에 준거한 최초의 CPU는 Sun의 UltraSPARC III와 Fujitsu의 SPARC64 V였습니다.JPS1에서 다루지 않는 기능에 대해서는, 각 프로세서의 「Implementation Supplements」에 기재되어 있습니다.
2003년 말 JPS2는 멀티코어 CPU를 지원하기 위해 출시되었습니다.JPS2에 준거한 최초의 CPU는 Sun의 UltraSPARC IV와 Fujitsu의 SPARC64 VI였습니다.
2006년 초에 Sun은 확장 아키텍처 사양인 UltraSPARC Architecture 2005를 발표했습니다.여기에는 SPARC V9의 비특권 부분 및 대부분의 특권 부분뿐만 아니라 UltraSPARC T1 구현 이후 UltraSPARC III, IV+ 프로세서 세대 및 CMT 확장을 통해 개발된 모든 아키텍처 확장도 포함됩니다.
- VIS 1 및 VIS 2 명령 세트 확장 및 관련 GSR 레지스터
- GL 레지스터에 의해 제어되는 글로벌레벨의 복수
- Sun의 64비트 MMU 아키텍처
- 특권 절차 ALLCLEANE, OTHERW, NORMALW 및 INVALIDW
- VER 레지스터에 대한 접근은 현재 매우 제한적입니다.
- SIR 명령은 현재 매우 소외되어 있습니다.
2007년에 Sun은 UltraSPARC T2 실장에 준거한 최신 사양인 UltraSPARC Architecture 2007을 발표했습니다.
2012년 8월에 Oracle Corporation은 새로운 사양인 Oracle SPARC Architecture 2011을 발표했습니다.이것에 의해, 레퍼런스의 전체적인 갱신에 가세해 2007년 사양에 [12]VIS 3 명령 세트의 확장과 초특권 모드가 추가되고 있습니다.
2015년 10월 Oracle은 새로운 Oracle SPARC Architecture 2015 [7][13]사양을 기반으로 한 최초의 프로세서 SPARC M7을 출시했습니다.이 리비전에는 VIS 4 명령 세트 확장, 하드웨어 지원 암호화 및 실리콘 보안 메모리(SSM)[14]가 포함됩니다.
SPARC 아키텍처는 1987년 최초의 SPARC V7 구현부터 Sun UltraSPARC 아키텍처 구현까지 지속적인 애플리케이션 바이너리 호환성을 제공합니다.
SPARC의 다양한 구현 중에서 Sun의 SuperSPARC와 UltraSPARC-I는 매우 인기가 있었으며 SPEC CPU95 및 CPU2000 벤치마크의 레퍼런스 시스템으로 사용되었습니다.296MHz UltraSPARC-II는 SPEC CPU2006 벤치마크의 레퍼런스 시스템입니다.
아키텍처
SPARC는 로드/스토어 아키텍처(레지스터 아키텍처라고도 불립니다)입니다.메모리에 액세스하기 위해서 사용되는 로드/스토어 명령을 제외하고, 모든 명령은 RISC 설계 원칙에 따라서 레지스터 상에서 동작합니다.
레지스터
SPARC 아키텍처에는 오버랩레지스터 윈도 방식이 있습니다.언제든지 32개의 범용 레지스터를 볼 수 있다.하드웨어의 CWP(Current Window Pointer) 변수는 현재 세트를 가리킵니다.레지스터 파일의 총 사이즈는 아키텍처에 포함되어 있지 않기 때문에 테크놀로지의 향상에 따라 레지스터를 추가할 수 있습니다.CWP는 5비트이며 PSR 레지스터의 일부이기 때문에 SPARC V7 및 V8에서는 최대 32개의 창을 사용할 수 있습니다.
SPARC V7 및 V8에서는 보통 SAVE 명령(프로시저 호출 중 SAVE 명령으로 새 스택프레임을 열고 레지스터 창을 전환함) 또는 RESTORE 명령(프로시저에서 복귀하기 전에 콜로 전환함)에 의해 CWP가 증가합니다.트랩 이벤트(인터럽트, 예외 또는 TRAP 명령) 및 RETT 명령(트랩에서 복귀)도 CWP를 변경합니다.SPARC V9의 경우 CWP 레지스터는 RESTORE 명령 중에 감소하고 SAVE 명령 중에 증가합니다.이것은 PSR의 반대입니다.SPARC V8에서의 CWP 동작이 변경은 비특권적인 명령에는 영향을 주지 않습니다.
| 그룹등록 | 니모닉 | 주소 등록 | 가용성 |
|---|---|---|---|
| 세계적인 | G0-G7 | R[0]-R[7] | 항상 같은 것, G0은 항상 0입니다. |
| 나가. | O0-O7 | R[8]-R[15] | 착신 서브루틴에 인계되어 착신 서브루틴에서 반환됩니다. |
| 현지의 | L0-L7 | R[16]-R[23] | 현재 서브루틴에 대해 완전히 로컬입니다. |
| 에서 | I0-I7 | R[24]-R[31] | 발신자로부터 건네져 발신자에게 「아웃」으로서 돌아옵니다. |
SPARC 레지스터는 위 그림에 나와 있습니다.
명령 형식
SPARC 명령어는 모두 32비트 워드 전체를 차지하고 워드 경계에서 시작합니다.처음 2비트로 구분되는 4가지 형식이 사용됩니다.모든 산술 및 논리 명령에는 2개의 소스 오퍼랜드와 1개의 대상 오퍼랜드가 있습니다.
SETHI 명령 형식은 22비트 즉시 피연산자를 지정된 레지스터의 상위 22비트에 복사하고 하위 10비트를 각각 0으로 설정합니다.
ALU 레지스터를 포맷합니다. 두 소스 모두 레지스터입니다. ALU를 즉시 포맷합니다. 하나는 레지스터이고 하나는 -4096 ~ +4095 범위의 상수입니다.비트 13은 둘 중 하나를 선택합니다.어느 경우든, 행선지는 항상 레지스터입니다.
분기 형식 명령은 전송 또는 조건부 분기를 제어합니다.icc 또는 fcc 필드는 브랜치의 종류를 지정합니다.22비트 치환 필드는 타깃의 상대 주소를 워드로 나타내므로 조건부 브랜치는 최대 8메가바이트까지 전진 또는 후진할 수 있습니다.ANNUL(A) 비트는 일부 지연 슬롯을 제거하기 위해 사용됩니다.조건부 브랜치로 0인 경우는, 통상대로 지연 슬롯이 실행됩니다.이 값이 1인 경우 지연 슬롯은 브랜치가 취득된 경우에만 실행됩니다.실행하지 않으면 조건부 분기 이후의 명령은 건너뜁니다.
CALL 명령에서는 30비트 프로그램의 상대적인 워드오프셋을 사용합니다.이 값은 발신자의 4기가바이트 이내 또는 주소 공간 전체의 명령에 도달하기에 충분합니다.CALL 명령은 출력 레지스터 O7이라고도 불리는 레지스터 R15에 리턴 주소를 저장합니다.
산술 명령과 마찬가지로 SPARC 아키텍처에서는 로드 명령과 스토어 명령의 두 가지 형식이 사용됩니다.첫 번째 형식은 하나 또는 두 개의 레지스터를 유효 주소로 사용하는 명령에 사용됩니다.두 번째 형식은 정수 정수를 유효 주소로 사용하는 명령에 사용됩니다.
| 유형 | 조금 | |||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| SETHI 형식 | 00 | RD | 100 | 즉시 상수 22비트 | ||||||||||||||||||||||||||||
| I 분기 형식 | 00 | A | icc | 010 | 변위 상수 22비트 | |||||||||||||||||||||||||||
| F 분기 형식 | 00 | A | FCC | 110 | 변위 상수 22비트 | |||||||||||||||||||||||||||
| 콜 디스패치 | 01 | PC 상대 변위 | ||||||||||||||||||||||||||||||
| 산술 레지스터 | 10 | RD | 동작 코드 | RS 1 | 0 | 0 | RS 2 | |||||||||||||||||||||||||
| 산술 즉시 | 10 | RD | 동작 코드 | RS 1 | 1 | 즉시 상수 13비트 | ||||||||||||||||||||||||||
| FPU | 10 | FD | 110100/110101 | FS 1 | 동작 | FS 2 | ||||||||||||||||||||||||||
| LD/ST 레지스터 | 11 | RD | 동작 코드 | RS 1 | 0 | 0 | RS 2 | |||||||||||||||||||||||||
| LD/ST 즉시 | 11 | RD | 동작 코드 | RS 1 | 1 | 즉시 상수 13비트 | ||||||||||||||||||||||||||
대부분의 산술 명령어는 한 버전이 NZVC 조건 코드 비트를 설정하고 다른 버전은 그렇지 않은 쌍으로 제공됩니다.이는 지연 슬롯을 채울 때 컴파일러가 명령을 이동할 수 있도록 하기 위함입니다.
SPARC V7에는 곱셈 명령이나 나눗셈 명령은 없지만 곱셈 테스트의 1단계와 곱셈을 제품에 조건부로 추가하는 MULSCC가 있습니다.이는 RISC의 이념에 따라 MULSCC는 1개의 클럭사이클에 걸쳐 완료할 수 있기 때문입니다.
SPARC 아키텍처 라이선스 계약자
SPARC 아키텍처의 라이선스를 취득한 조직은 다음과 같습니다.
- 아파라 웹시스템즈
- 바이폴라 통합 테크놀로지(BIT)
- 사이프레스 반도체
- 유럽우주연구기술센터(ESEC)
- 후지쯔(및 후지쯔 마이크로일렉트로닉스 자회사)
- 가이슬러 리서치
- HAL 컴퓨터 시스템
- 현대
- LSI 로직
- Matra Harris Semiconductors (MHS)
- 마쓰시타 전기 공업
- 메이코 사이언티픽
- 메타플로우 테크놀로지
- 필립스 일렉트로닉스
- 프리즘
- 로스 테크놀로지
- 솔본 컴퓨터
- Systems & Processes Engineering Corporation (SPEC)
- 템
- 와이텍
실장
| 이름(코드명) | 모델 | 주파수(MHz) | 아치 버전 | 연도 | 총[note 1] 스레드 수 | 프로세스(nm) | 트랜지스터(밀리언) | 다이 사이즈(mm2) | IO 핀 | 전력(W) | 전압(V) | L1 Dcache (KB) | L1 ICache (KB) | L2 캐시(KB) | L3 캐시(KB) |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| SPARC MB86900 | 후지쯔[1][3][2] | 14.28–33 | V7 | 1986 | 1×1=1 | 1300 | 0.11 | — | 256 | — | — | 0 ~ 128 (표준) | 없음. | 없음. | |
| SPARC | 다양[note 2]. | 14.28–40 | V7 | 1989–1992 | 1×1=1 | 800–1300 | ~0.1–1.8 | — | 160–256 | — | — | 0 ~ 128 (표준) | 없음. | 없음. | |
| MN10501(KAP) | 솔본 컴퓨터 마쓰시타[15] | 33-36 | V8 | 1990-1991 | 1x1=1 | — | 1.0[16] | — | — | — | — | 8 | 8 | 0–256 | 없음. |
| microSPARC I(쓰나미) | TI TMS390S10 | 40–50 | V8 | 1992 | 1×1=1 | 800 | 0.8 | 225? | 288 | 2.5 | 5 | 2 | 4 | 없음. | 없음. |
| SuperSPARC I(바이킹) | TI TMX390Z50 / Sun STP1020 | 33–60 | V8 | 1992 | 1×1=1 | 800 | 3.1 | — | 293 | 14.3 | 5 | 16 | 20 | 0–2048 | 없음. |
| 스파라이트 | 후지쯔 MB8683x | 66–108 | V8E | 1992 | 1×1=1 | — | — | — | 144, 176 | — | 2.5/3.3~5.0 V, 2.5~3.3 V | 1, 2, 8, 16 | 1, 2, 8, 16 | 없음. | 없음. |
| 하이퍼 SPARC(Colorado 1) | 로스 RT620A | 40–90 | V8 | 1993 | 1×1=1 | 500 | 1.5 | — | — | — | 5? | 0 | 8 | 128–256 | 없음. |
| microSPARC II(스위프트) | 후지쯔 MB86904 / Sun STP1012 | 60–125 | V8 | 1994 | 1×1=1 | 500 | 2.3 | 233 | 321 | 5 | 3.3 | 8 | 16 | 없음. | 없음. |
| 하이퍼 SPARC(Colorado 2) | 로스 RT620B | 90–125 | V8 | 1994 | 1×1=1 | 400 | 1.5 | — | — | — | 3.3 | 0 | 8 | 128–256 | 없음. |
| SuperSPARC II(Voyager) | Sun STP1021 | 75–90 | V8 | 1994 | 1×1=1 | 800 | 3.1 | 299 | — | 16 | — | 16 | 20 | 1024–2048 | 없음. |
| 하이퍼 SPARC(Colorado 3) | 로스 RT620C | 125–166 | V8 | 1995 | 1×1=1 | 350 | 1.5 | — | — | — | 3.3 | 0 | 8 | 512–1024 | 없음. |
| 터보 SPARC | 후지쯔 MB86907 | 160–180 | V8 | 1996 | 1×1=1 | 350 | 3.0 | 132 | 416 | 7 | 3.5 | 16 | 16 | 512 | 없음. |
| UltraSPARC(스핏파이어) | Sun STP1030 | 143–167 | V9 | 1995 | 1×1=1 | 470 | 3.8 | 315 | 521 | 30개[note 3] | 3.3 | 16 | 16 | 512–1024 | 없음. |
| UltraSPARC(호넷) | Sun STP1030 | 200 | V9 | 1995 | 1×1=1 | 420 | 5.2 | 265 | 521 | — | 3.3 | 16 | 16 | 512–1024 | 없음. |
| 하이퍼 SPARC(Colorado 4) | 로스 RT620D | 180–200 | V8 | 1996 | 1×1=1 | 350 | 1.7 | — | — | — | 3.3 | 16 | 16 | 512 | 없음. |
| SPARC64 | 후지쯔(HAL) | 101–118 | V9 | 1995 | 1×1=1 | 400 | — | 멀티칩 | 286 | 50 | 3.8 | 128 | 128 | — | — |
| SPARC64 II | 후지쯔(HAL) | 141–161 | V9 | 1996 | 1×1=1 | 350 | — | 멀티칩 | 286 | 64 | 3.3 | 128 | 128 | — | — |
| SPARC64 III | 후지쯔(HAL) MBCS70301 | 250–330 | V9 | 1998 | 1×1=1 | 240 | 17.6 | 240 | — | — | 2.5 | 64 | 64 | 8192 | — |
| UltraSPARC II (블랙버드) | Sun STP1031 | 250–400 | V9 | 1997 | 1×1=1 | 350 | 5.4 | 149 | 521 | 스물다[note 4] | 2.5 | 16 | 16 | 1024 또는 4096 | 없음. |
| UltraSPARC II (Sappire-Black) | Sun STP1032 / STP1034 | 360–480 | V9 | 1999 | 1×1=1 | 250 | 5.4 | 126 | 521 | 스물한[note 5] 살 | 1.9 | 16 | 16 | 1024–8192 | 없음. |
| UltraSPARC IIi (Sabre) | Sun SME 1040 | 270–360 | V9 | 1997 | 1×1=1 | 350 | 5.4 | 156 | 587 | 21 | 1.9 | 16 | 16 | 256–2048 | 없음. |
| UltraSPARC IIi (사파이어-레드) | Sun SME 1430 | 333–480 | V9 | 1998 | 1×1=1 | 250 | 5.4 | — | 587 | 스물한[note 6] 살 | 1.9 | 16 | 16 | 2048 | 없음. |
| UltraSPARC IIe (Hummingbird) | Sun SME 1701 | 400–500 | V9 | 1999 | 1×1=1 | 180 Al | — | — | 370 | 13개[note 7] | 1.5–1.7 | 16 | 16 | 256 | 없음. |
| UltraSPARC IIi (IE+) (팬텀) | Sun SME 1532 | 550–650 | V9 | 2000 | 1×1=1 | 180 Cu | — | — | 370 | 17.6 | 1.7 | 16 | 16 | 512 | 없음. |
| SPARC64 GP | 후지쯔 SFCB81147 | 400–563 | V9 | 2000 | 1×1=1 | 180 | 30.2 | 217 | — | — | 1.8 | 128 | 128 | 8192 | — |
| SPARC64 GP | -- | 600–810 | V9 | — | 1×1=1 | 150 | 30.2 | — | — | — | 1.5 | 128 | 128 | 8192 | — |
| SPARC64 IV | 후지쯔 MBCS80523 | 450–810 | V9 | 2000 | 1×1=1 | 130 | — | — | — | — | — | 128 | 128 | 2048 | — |
| UltraSPARC III(치타) | Sun SME 1050 | 600 | JPS1 | 2001 | 1×1=1 | 180 Al | 29 | 330 | 1368 | 53 | 1.6 | 64 | 32 | 8192 | 없음. |
| UltraSPARC III(치타) | Sun SME 1052 | 750–900 | JPS1 | 2001 | 1×1=1 | 130 Al | 29 | — | 1368 | — | 1.6 | 64 | 32 | 8192 | 없음. |
| UltraSPARC III Cu(치타+) | Sun SME 1056 | 900–1200 | JPS1 | 2001 | 1×1=1 | 130 Cu | 29 | 232 | 1368 | 오십[note 8] | 1.6 | 64 | 32 | 8192 | 없음. |
| UltraSPARC IIIi (잘라페뇨) | Sun SME1603 | 1064–1593 | JPS1 | 2003 | 1×1=1 | 130 | 87.5 | 206 | 959 | 52 | 1.3 | 64 | 32 | 1024 | 없음. |
| SPARC64 V (Zeus) | 후지쯔 | 1100–1350 | JPS1 | 2003 | 1×1=1 | 130 | 190 | 289 | 269 | 40 | 1.2 | 128 | 128 | 2048 | — |
| SPARC64 V+(올림픽 B) | 후지쯔 | 1650–2160 | JPS1 | 2004 | 1×1=1 | 90 | 400 | 297 | 279 | 65 | 1 | 128 | 128 | 4096 | — |
| UltraSPARC IV(Jaguar) | Sun SME 1167 | 1050–1350 | JPS2 | 2004 | 1×2=2 | 130 | 66 | 356 | 1368 | 108 | 1.35 | 64 | 32 | 16384 | 없음. |
| UltraSPARC IV+(팬터) | Sun SME 1167A | 1500–2100 | JPS2 | 2005 | 1×2=2 | 90 | 295 | 336 | 1368 | 90 | 1.1 | 64 | 64 | 2048 | 32768 |
| UltraSPARC T1 (Niagara | Sun SME 1905 | 1000–1400 | UA2005 | 2005 | 4×8=32 | 90 | 300 | 340 | 1933 | 72 | 1.3 | 8 | 16 | 3072 | 없음. |
| SPARC64 VI (Olympus-C) | 후지쯔 | 2150–2400 | JPS2 | 2007 | 2×2=4 | 90 | 540 | 422 | — | 120–150 | 1.1 | 128×2 | 128×2 | 4096–6144 | 없음. |
| UltraSPARC T2 (Niagara 2) | Sun SME1908A | 1000–1600 | UA2007 | 2007 | 8×8=64 | 65 | 503 | 342 | 1831 | 95 | 1.1–1.5 | 8 | 16 | 4096 | 없음. |
| UltraSPARC T2 Plus (빅토리아 폴스) | Sun SME1910A | 1200–1600 | UA2007 | 2008 | 8×8=64 | 65 | 503 | 342 | 1831 | — | — | 8 | 16 | 4096 | 없음. |
| SPARC64 VII(목성)[17] | 후지쯔 | 2400–2880 | JPS2 | 2008 | 2×4=8 | 65 | 600 | 445 | — | 150 | — | 64×4 | 64×4 | 6144 | 없음. |
| UltraSPARC "RK" (록)[18] | Sun SME 1832 | 2300 | ???? | 취소했다[19] | 2×16=32 | 65 | ? | 396 | 2326 | ? | ? | 32 | 32 | 2048 | ? |
| SPARC64 VIIfx(금성)[20][21] | 후지쯔 | 2000 | JPS2 / HPC-ACE | 2009 | 1×8=8 | 45 | 760 | 513 | 1271 | 58 | ? | 32×8 | 32×8 | 6144 | 없음. |
| 리온 2피트 | ATM697F | 100 | V8 | 2009 | 1×1=1 | 180 | — | — | 196 | 1 | 1.8/3.3 | 16 | 32 | — | - 없음 |
| SPARC T3(레인보우 폭포) | Oracle/Sun | 1650 | UA2007 | 2010 | 8×16=128 | 사십[22] | ???? | 371 | ? | 139 | ? | 8 | 16 | 6144 | 없음. |
| 갤럭시 FT-1500 | NUDT (중국) | 1800 | UA2007? | 201? | 8×16=128 | 40 | ???? | ??? | ? | 65 | ? | 16×16 | 16×16 | 512×16 | 4096 |
| SPARC64 VII+(목성-E 또는 M3)[23][24] | 후지쯔 | 2667–3000 | JPS2 | 2010 | 2×4=8 | 65 | — | — | — | 160 | — | 64×4 | 64×4 | 12288 | 없음. |
| 레온 3피트 | 코밤 게슬러 GR712RC | 100 | V8E | 2011 | 1×2=2 | 180 | — | — | — | 1.5[note 9] | 1.8/3.3 | 4 x 4 Kb | 4 x 4 Kb | 없음. | 없음. |
| R1000 | MCST(러시아) | 1000 | JPS2 | 2011 | 1×4=4 | 90 | 180 | 128 | — | 15 | 1, 1.8, 2.5 | 32 | 16 | 2048 | 없음. |
| SPARC T4(요세미티 폭포)[25] | 오라클 | 2850–3000 | OSA2011 | 2011 | 8×8=64 | 40 | 855 | 403 | ? | 240 | ? | 16×8 | 16×8 | 128×8 | 4096 |
| SPARC64 IXfx[26][27][28] | 후지쯔 | 1850 | JPS2 / HPC-ACE | 2012 | 1x16=16 | 40 | 1870 | 484 | 1442 | 110 | ? | 32×16 | 32×16 | 12288 | 없음. |
| SPARC64 X (아테나)[29] | 후지쯔 | 2800 | OSA2011/HPC-ACE | 2012 | 2×16=32 | 28 | 2950 | 587.5 | 1500 | 270 | ? | 64×16 | 64×16 | 24576 | 없음. |
| SPARC T5 | 오라클 | 3600 | OSA2011 | 2013 | 8×16=128 | 28 | 1500 | 478 | ? | ? | ? | 16×16 | 16×16 | 128×16 | 8192 |
| SPARC M5[30] | 오라클 | 3600 | OSA2011 | 2013 | 8×6=48 | 28 | 3900 | 511 | ? | ? | ? | 16×6 | 16×6 | 128×6 | 49152 |
| SPARC M6[31] | 오라클 | 3600 | OSA2011 | 2013 | 8×12=96 | 28 | 4270 | 643 | ? | ? | ? | 16×12 | 16×12 | 128×12 | 49152 |
| SPARC64 X+(아테나+)[32] | 후지쯔 | 3200–3700 | OSA2011/HPC-ACE | 2014 | 2×16=32 | 28 | 2990 | 600 | 1500 | 392 | ? | 64×16 | 64×16 | 2400만 | 없음. |
| SPARC64 XIfx[33] | 후지쯔 | 2200 | JPS2 / HPC-ACE2 | 2014 | 1×(32+2)=34 | 20 | 3750 | ? | 1001 | ? | ? | 64×34 | 64×34 | 1,200만×2 | 없음. |
| SPARC M7[34][35] | 오라클 | 4133 | OSA2015 | 2015 | 8×32=256 | 20 | 10,000 이상 | ? | ? | ? | ? | 16×32 | 16×32 | 256×24 | 65536 |
| SPARC S7[36][37] | 오라클 | 4270 | OSA2015 | 2016 | 8×8=64 | 20 | ???? | ? | ? | ? | ? | 16×8 | 16×8 | 256×2+256×4 | 16384 |
| SPARC64 XII[38] | 후지쯔 | 4250 | OSA201? / HPC-ACE | 2017 | 8×12=96 | 20 | 5500 | 795 | 1860 | ? | ? | 64×12 | 64×12 | 512×12 | 32768 |
| SPARC M8[39][40] | 오라클 | 5000 | OSA2017 | 2017 | 8×32=256 | 20 | ? | ? | ? | ? | ? | 32×32 | 16×32 | 128×32+256×8 | 65536 |
| 레온4 | 코밤 게슬러 GR740 | 250[note 10] | V8E | 2017 | 1×4=4 | 32 | — | — | — | — | 1.2/2.5/3.3 | 4x4 | 4x4 | 2048 | 없음. |
| R2000 | MCST(러시아) | 2000 | ? | 2018 | 1×8=8 | 28 | 500 | ? | — | ? | ? | ? | ? | ? | 없음. |
| 레온5 | 코밤 게슬러 | — | V8E | 2019 | ? | ? | — | — | — | — | — | ? | ? | 16–8192 | 없음. |
| 이름(코드명) | 모델 | 주파수(MHz) | 아치 버전 | 연도 | 총[note 1] 스레드 수 | 프로세스(nm) | 트랜지스터(밀리언) | 다이 사이즈(mm2) | IO 핀 | 전력(W) | 전압(V) | L1 Dcache (KB) | L1 ICache (KB) | L2 캐시(KB) | L3 캐시(KB) |
주의:
- ^ a b 코어당 스레드 수 × 코어 수
- ^ Fujitsu, LSI Logic, Weitek, Texas Instruments, Cypress 및 Temic에 의해 다양한 SPARC V7 구현이 생산되었습니다.SPARC V7 프로세서는 일반적으로 정수 유닛(IU), 부동소수점 유닛(FPU), 메모리 관리 유닛(MMU) 및 캐시 메모리로 구성된 여러 개의 개별 칩으로 구성됩니다.반대로 Atmel(현재의 Microchip Technology) TSC695는 싱글칩 SPARC V7 구현입니다.
- ^ @167MHz
- ^ @250 MHz
- ^ @400 MHz
- ^ @440MHz
- ^ 최대 500MHz
- ^ 1200MHz
- ^ I/O 버스 제외
- ^ 공칭, 장착된 RAM 기능에 따라 100~424MHz의 사양
운영 체제 지원
SPARC 머신은 일반적으로 파생상품 일루미노 및 OpenIndiana를 포함한 SunOS,